Ten temat jest rozwinięciem mojego poprzedniego wątku, w którym prosiłem o sprawdzenie schematu:

topic18109.html

Stosując się do wszystkich uwag, powstał ostateczny schemat:



Płytka przyszła, została zmontowana i generalnie działa, ale... Raz na jakiś czas po dotknięciu PCB w dowolnym miejscu, mikrokontroler się resetuje. Dzieje się to dosłownie raz na 100 dotknięć. Ten problem w połączeniu z faktem, że i tak kilka rzeczy okazało się koniecznych do zmiany skłonił mnie do stworzenia drugiej rewizji płytki. Odważyłem się dlatego pokazać moją płytkę (czego zwykle nie robię) i wystawić się na ostry ogień krytyki

Wiem, że PCB nie jest wykonana idealnie, ale będę wdzięczny za wszystkie konstruktywne uwagi dotyczące wyjątkowo rażących błędów jakich zapewne się nie ustrzegłem. Jeśli ktoś ma zastrzeżenia co do schematu to także proszę o komentarz.



I na koniec moje główne pytanie. Jak widać na obu warstwach znajduje się wylana miedź, która jest niepołączona z żadnym sygnałem. Wiem, że jest to niezgodne ze sztuką, ale czy to właśnie może generować jakieś zakłócenia? Mam świadomość, że polygon powinno się dołączać do GND, ale czy niezrobienie tego może mieć krytyczny wpływ na działanie układu?

Przepraszam za tak dużo pytań, ale po prostu chciałbym za drugim razem zrobić PCB, które będzie możliwie pozbawione głupich błędów.

Oczywiście że może to mieć krytyczny wpływ, jak nie łączysz z GND polygonu to go w ogóle nie oblewaj

To takie moje skrzywienie z czasów wykonywania PCB samodzielnie. Oblewałem miedzią żeby oszczędzić wytrawiacz. Oprócz tego chyba nabrałem złych nawyków przez pracę z AVR- one są bardzo odporne na zakłócenia i tam nigdy nie miałem z tym problemów. Chyba muszę skorygować swoje nawyki

Nie tędy droga Prowadzenie zasilania i wszelakich sygnałów na PCB to obszerny temat, do którego przywiązuje się znikomą uwage.... Czy AVR czy STM - jak są błędy na PCB to będzie się wywalał i tyle

Na razie wiem, że w nowej wersji podłączę polygon do GND. A jakieś inne poprawki, które warto wprowadzić?

BOOT0 dałbym zworkę i konfigurował ten pin do +3,3V lub masy. A nóż się bootloader przyda

No to fakt A jeszcze myślałem żeby wyrzucić SWO ze złącza programowania, ale nie wiem czy może mi się kiedyś przydać? Korzystam tylko z SWD.

Witam,

o "antenach do odbioru zakłóceń" ( polygonach nigdzie nie podłączonych ) już wcześniej Kol. Jarecki napisał. Nie bardzo mogę dopatrzyć się, jak masz podłączone kondensatory blokujące dla poszczególnych par wyprowadzeń Vdd i Vss, ale zasada jest taka: najpierw kondensator blokujący ( przynajmniej 1, ja osobiście stosuję pary, np. 10nF + 100nF - chodzi, o wyeliminowanie rezonansów pasożytniczych indukcyjności rozproszenia kondensatora z jego pojemnością) bezpośrednio do odpowiedniej pary, później dopiero ew. przelotka i dalej do wspólnej szyny zasilania/ polygonu GND. Jest to krytycznie ważne. Dodatkowo, dla kilku takich grup przynajmniej 1 kondensator o pojemności rzędu 2,2 - 10uF, oczywiście X7R (w ostateczności X5R). Blisko stabilizatora 3.3 V też kondensator ( lub lepiej 2-3) 10uF. Kondensatory blokujące ( te po 100nF u Ciebie ), oczywiście również X7R - im mniejszy gabaryt, tym lepiej - raczej nie większe niż 0603 - jak wspomniałem, chodzi o jak najmniejszą ich odległość od wyprowadzeń uC. Do wyprowadzeń Vdd koniecznie 10nF+1uF, również X7R ( max. 0603), samo zasilanie bloku przetwornika też poprzez dławik rzędu 0.1-1uH, lub perełka ferrytowa o jak najmniejszej rezystancji dla DC i jak największej impedancji dla AC.
Rezystor R1 dla rezonatora kwarcowego raczej za duży - zwykle 0...56R, ale zależy od zastosowanego rezonatora. Kondensatory C16 i C17 jak najbliżej wyprowadzeń uC - najpierw te kondensatory, dalej może być rezystor i rezonator. Tu najlepiej COG/NPO - ale to standardowe dielektryki dla takich pojemności, wątpię, abyś miał inne.
Aha, i jeszcze jedno - całą szynę zasilania +3V3 zabezpiecz transilem na 3.3V, jeśli nie chcesz bez sensu wymieniać uC.
Teraz uwaga ogólna - w bezpośrednim otoczeniu uC wystrzegaj się jakichkolwiek elektrolitów, tantalów też, wystarczy odpowiednia ilość zwykłych wielowarstwowych ferrolelektryków X7R.

Tak w wielkim skrócie to tyle. Do zastosowań amatorskich wystarczy, dla komercyjnych ( zwykle) to co powyżej + druk 4 warstwowy ( masa i Vcc wewnętrzne warstwy ).

Bardzo dziękuję za tak wyczerpującą odpowiedź.

W zasadzie większość kondensatorów filtrujących znajduje się na warstwie BOTTOM pod mikrokontrolerem. Mają one wartość 100 nF. Nie umieściłem za to żadnego dużego kondensatora rzędu uF i to widzę muszę naprawić. Dotychczas zawsze używałem elementów w obudowach 1206, ale faktycznie może przesiądę się na 0603.

Dodam także dławik na VDDA oraz tą diodę zabezpieczającą.

Dobra, zabieram się do nowego projektu PCB

I jeszcze dopytam. Ten transil ma być włączony równolegle między GND i VCC jak zwykła dioda zenera, tak?

Witam ponownie


No właśnie o to mi poniekąd chodziło - jeśli uC jest na warstwie "top", daj kondensatory blokujące też na tej warstwie, tak aby wyeliminować potencjalne przelotki między wyprowadzeniami uC, a tymi kondensatorami. Uwierz mi, nieraz te nH i miliomy naprawdę mają znaczenie. Dlatego też pisałem o 0603 - można je dać bliżej wyprowadzeń. Ja osobiście, w swoim nowym projekcie te blokujące dam chyba nawet 0402, wtedy będą przylutowane praktycznie do nóżek uC. Ciekawostka: dla modułów GSM, np. G510 producent jako kondensatory blokujące zaleca takie "śmieszne" kombinacje ( piszę z pamięci, mniejsza o wartości, chodzi o zasadę): 15pF+ 68pF + kilka nF + 100nF - na pierwszy rzut oka bez sensu: bo co to za kondensator blokujący kilkanaście pF? Tu chodzi o to, o czym już wcześniej wspomniałem - pozbycie się rezonansów, dlatego ja często daję ( mówimy tu oczywiście o uC "pędzonych" zagarami 100MHz lub więcej) - kombinacje: kilka - kilkanaście nF przy "nogach" i zaraz za nim 100nF. Dla dużych obudów jak TQFP144 i większych, chociaż dla 2-3 par wyprowadzeń VDD i GND.



Dokładnie tak. Typowe stabilizatory liniowe (LDO też), mają tą "paskudną" cechę, że nie mogą w żaden sposób zabezpieczyć układu przed wzrostem napięcia powyżej napięcia, na jakie są obliczone/zaprojektowane. Inaczej mówiąc, jeśli na ich wyjściu pojawią się jakieś "piki" o amplitudzie większej niż ich napięcie znamionowe - wtedy szeregowy element regulacyjny osiąga bardzo dużą rezystancję - i tyle, co pogarsza jeszcze sprawę. Większość współczesnych uC nie toleruje takiego stanu, nawet przez kilka - kilkadziesiąt us. Sam się niestety niedawno o tym przekonałem - to nie 8051, które "z godnością" znoszą 12V przez kilkanaście sekund ( ATMEGI zresztą też ). Tak na dobrą sprawę, wystarczyła bu dioda Zenera na 3.3...3.6V, ale w dzisiejszych czasach mamy transile, które kosztują groszę, więc po co kombinować?

I jeszcze jedno, co mi się przypomniało. STM-y mają ADC o rozdzielczości 12bitów i on jest naprawdę niezły, więc jeśli zamierzasz korzystać z tej rozdzielczości, to warto oddzielić masy: analogową i cyfrową i połączyć je razem dopiero przy nóżce stabilizatora. Wiem, fajnie mi pisać, nie ja ten druk będę projektował, u mnie w firmie ktoś inny się tym zajmuje i zawsze "wiesza psy" na mnie, jak się czepiam . Ale, miej na uwadze, ze spełnienie tych wszystkich warunków baaardzo upraszcza dalszą część projektu: procek się nie resetuje bez powodu, ADC mierzy, co ma mierzyć - bez filtrów medianowych i uśredniania, itd.

Pozdrawiam serdecznie, QuadMan.

P.S. Tu do malkontentów, którym by przyszło do głowy przeczytać tego posta: nie będę polemizował ze stwierdzeniami: a mi działa bez tych wszystkich "cudów". SYSCLK na poziomie 180MHz to już nie żarty, dlatego między innymi, warto to robić przynajmniej tak , jak napisałem.

Jeszcze raz dziękuję za rady. Wiadomo, że im więcej czasu poświęci się na etapie projektowania, tym mniej potem trzeba się męczyć z dziwnymi problemami.

W takim razie postaram się w miarę możliwości umieścić kondensatory na tej samej warstwie co uC. ADC na szczęście nie używam w obecnym projekcie. Wiem, że powinno się rozgraniczać masy analogową i cyfrową i parę razy zdażało mi się to robić, ale kombinowania jest przy tym sporo

Transil mogę dać na przykład 3.5 V bo tyle wytrzymują STM32, dobrze myślę?

No i chyba zamienię obudowy 1206 na 0603 bo w sumie stwierdziłem, że niczego mi to nie utrudni. Tak na szybko przymierzyłem i w 0603 też można spokojnie puścić ścieżkę między padami. A mógłbym podpytać z jakich obudów kolega korzysta jeśli chodzi o rezystory 0603 w Eagle? Czy są to te ze standardowej biblioteki resistors (R-EU)?

Transile (jak i inne podzespoły) - zawsze bazuj na pdf ich producentów. Będziesz w stanie dobrać odpowiednie w nawiązaniu do ich charakterystyk.

To jeszcze zapytam o taką rzecz- czy bezpieczne jest zostawienie polygonu GND pod mikrokontrolerem?

Jak najbardziej, ale popatrz co mówi na ten temat nota aplikacyjna. Często producenci podają sugerowany rozkład ścieżek/mas/odsprzęgania.

Sent from my Mi-4c using Tapatalk

A warto doprowadzać VCC z każdej strony uC bezpośrednio od zasilania? Chodzi mi o stworzenie takiego połączenia "gwiaździstego".

Kończę projekt nowej płytki i nasunęło mi się jeszcze jedno pytanie. Mianowicie czy korzystnie jest na końcu umieścić na PCB kilka przelotek łączących warstwę TOP i BOTTOM tak aby masy łączyły się w większej liczbie miejsc? W szczególności chodzi mi o polygony pod uC.

Witam ponownie.

Nie mam w tej chwili czasu, więc w skrócie:

1. Przelotki GND i VCC( jeśli w ogóle są - im więcej, tym lepiej.
2. 0603 stosujemy standardowe z Eagle'a do montażu ręcznego, na maszynę + piec - nieco mniejsze pola.
3. Jeśli chodzi o zasilanie - najkorzystniej, by rezystancje poszczególnych odcinków do danych par były zbliżone. Najlepiej, to w ogóle, jeśli pod prockiem np. top jest jednym polygonem - np.GND, a bottom drugim - Vcc. W ostateczności, dla Vcc kilka oddzielnych polygonów, ale wtedy koniecznie połączone między sobą krótkimi odcinkami ścieżek z kilkoma przelotkami Na dołączonej focie mniej więcej widać, o co mi chodzi:

4. Suppresor - zobacz w PDF - my przy zasilaniu 3V3 stosujemy jakieś ST na 3,3V, ale one mają napięcie przebicia wyżej, dla 3V3 ich prąd przewodzenia jest rzędu mikroamperów. Zobacz w PDF, bo faktycznie różni producenci oznaczają różnie.

Pozdrawiam, QuadMan.

Oba polygony BOTTOM i TOP mam podłączone do GND. Oprócz tego zrobiłem dużą wylewkę bezpośrednio pod procesorem (podświetlony obszar) i podłączyłem ją do 3.3 V. Tak to wygląda:



Czy to jest dobre rozwiązanie?

Jak już to się daje GND , ew Termala ...
ale VCC ??

_________________
Zbuduj swój system [url=https://helion.pl/ksiazki/w-labiryncie-iot-budowanie-urzadzen-z-wykorzystaniem-ukladow-esp8266-i-esp32-andrzej-gromczynski,wlablo.htm#format/d]IOT[/url]

Witam,



A w sumie, Kol. Sunriver dlaczego by nie? Z punktu widzenia EMC, GND, A VCC to jeden pies (pod warunkiem, że się sensownie odsprzęgnie). Zdaję sobie sprawę, że to trochę rzeźba, no ale jak się chce to na druku 2 stronnym zrobić, to często nie ma wyjścia., no bo jak sensownie (ścieżkami o jednakowej impedancji) połączyć tyle wyprowadzeń Vdd w takich "smokach" ? Można to oczywiście odwrócić, dać, tak jak piszesz GND pod prockiem, a Vcc nad nim, ale nie zawsze ma to sens. Ja np. mam w tej chwili zrobione takie ustrojstwo, że SMD jest na warstwie bottom - i to montowane jest automatem, a na warstwie top są wszystkie elementy przewlekane - trafo, przekaźniki, duuużo złącz, itp i wolałem mieć jeden wielki polygon GND na warstwie top i też dałem polygon Vcc pod uC i w jego bezpośredniej okolicy.

Pozdrawiam, QuadMan.

Nawet na skomplikowanych firmowych tworach czy płytkach nie spotkałem się , ale ja tam się nie znam więc tak tylko
napisałem jak to wygląda, osobiście jeśli o mnie chodzi czyli podejście czysto amatorskie ....

_________________
Zbuduj swój system [url=https://helion.pl/ksiazki/w-labiryncie-iot-budowanie-urzadzen-z-wykorzystaniem-ukladow-esp8266-i-esp32-andrzej-gromczynski,wlablo.htm#format/d]IOT[/url]

Po takiej wymianie opinii jestem troszkę skołowany Ale chyba tak zostawię i zobaczymy jak to będzie działać Przynajmniej potestuję takie rozwiązanie. Nie jest to jeszcze ostateczna wersja PCB, więc można się pobawić.

Witam ponownie.
Kol. Sunriver, ale ja niczego złego w swoim amatorskim pytaniu nie miałem na myśli, miałem nadzieję, że uchylisz rąbka tajemnicy, dlaczego tak nie należy robić... Wiadomo, że o amatorszczyznę tutaj chodzi, bo żaden zawodowiec niczego takiego, jak Vcc pod uC by nie wymyślił .

Pozdrawiam, QuadMan.

no właśnie jako zielona lama i amator , stwierdzam że nigdy w niczym i na żadnym sprzęcie nie spotkałem sie
z faktem VCC pod uC ... Nie twierdzę że nie należy , ale nikt i żadna z firm tego nie robi .... no może za wyjątkiem kolegów
gdyż nigdy problemów z doprowadzaniem ścieżek do 100 i więcej nogowych uc nie miałem..

ale moje 2 warstwowe nędzne twory w eagle , mają się nija do kolegi 4 warstwowych płyt

_________________
Zbuduj swój system [url=https://helion.pl/ksiazki/w-labiryncie-iot-budowanie-urzadzen-z-wykorzystaniem-ukladow-esp8266-i-esp32-andrzej-gromczynski,wlablo.htm#format/d]IOT[/url]

No i ja nie mam problemu z doprowadzeniem tutaj osobnych ścieżek. Tylko tak zacząłem kombinować i spodobało mi się takie rozwiązanie pod względem wizualnym Wiem, że to słaby argument.

Bawiąc się tą płytką w ostatnim czasie stwierdzam, że chyba powinienem się doszkolić z zakresu projektowania PCB. W swojej "karierze" zrobiłem już bardzo dużo płytek, ale przyznaję się bez bicia, że były one często robione "na czuja". Teraz wchodząc w mikrokontrolery STM32 i płytki dwuwarstwowe chciałbym to robić już porządnie i chociaż trochę fachowo. Wiem, że kluczowa jest tutaj praktyka, ale może polecą koledzy jakąś wartą uwagi literaturę żeby bardziej zgłębić tajniki projektowania obwodów drukowanych. Chętnie bym poczytał.

Nie ukrywam również, że w najbliższym czasie szykuje się u mnie kilka większych projektów, które niekoniecznie będę robił tylko dla siebie, więc chciałbym zaprojektować płytki, za które nie będę musiał się wstydzić (przynajmniej nie za bardzo ).

Z tym wylewaniem vcc pod CPU byłbym ostrożny, ciężej jest to zasilanie odsprzęgnąć za pomocą kondensatorów 100n i innych (tak jak wyżej pisał kolega).

Co do literatury to bardzo gorąco polecam Trilogy of Magnetics - jest to Biblia nt. zakłóceń, głównie EMC, ale nie tylko, podczas projektowania różnorakich układów, głównie komunikacyjnych. Są tam przygotowane layouty, proponowane elementy, ich wartości. Można naprawdę sporo podpatrzeć
Wady? Jest tylko po ang (ale to chyba nie kłopot?) no i cena.... w tej chwili 50 ojro, ale widziałem kiedyś używki w dobrym stanie za połowę tej kwoty
http://www.we-online.com/web/en/electro ... ilogie.php


EDIT: Co to Twojej pierwotnej płytki to postaraj się skrócić ścieżki między kwarcem, a CPU, kopułkę kwarcu warto połączyć z masą - rezonatory w wersji THT są lepiej do tego przystosowane, bo przy nim dajesz po prostu pada do masy i lutujesz.
Kondensatory odsprzęgające kwarc również powinny być między CPU, a kryształem.

To już poprawiłem wcześniej i teraz wygląda to tak:



Dziękuję za polecenie książki, zainteresuję się nią.

Ja koledze polecę jeszcze przestudiowanie schematów i layoutów
od firmowych płytek od STM z tym właśnie np prockiem
to tez dobry sposób by podejrzeć jak to robi producent ....
tym bardziej że dla discoverek są gerbery i schematy udostępnione
wiec warto z tego skorzystać


Ja bym dął kwarc mniejszy SMD duzo mniejszy ... i trochę zmienił położenie kondensatorów i samego kwarca
czasem warto tez przemyśleć inne ułożenie procka 45st.

_________________
Zbuduj swój system [url=https://helion.pl/ksiazki/w-labiryncie-iot-budowanie-urzadzen-z-wykorzystaniem-ukladow-esp8266-i-esp32-andrzej-gromczynski,wlablo.htm#format/d]IOT[/url]

W sumie muszę sobie pościągać te wzory płytek i popatrzeć jak to jest robione.

Kwarc dałem taki bo mam ich bardzo dużo i muszę gdzieś wykorzystać Zdaję sobie sprawę jak to śmiesznie wygląda na płytce

Czasami robię rotację procesora, ale tutaj mi akurat nie podpasowało bo muszę mieć gniazdo LCD w odpowiednim miejscu i korzystniej było umieścić uC prosto.

Właściwie to mam wątpliwość i zarazem pytanie. Jeżeli od "zawsze" pamięci nie zaprogramowane mają wartość 0xFF - czyli odniesieniem(bazą, platformą) jest VCC - to nawykiem, przyzwyczajeniem, jest stosowanie odniesienia do GND(VSS). Poligon GND przez utworzoną pojemność do VCC jest uzupełnieniem pojemności zastosowanych, ale dla pamięci(wydaje mi się) destrukcyjnym. A mamy pamięci FLASH, RAM, EEPROM. A właściwie AVR to pamięć - a może znowu odpłynąłem? Dla mnie to w.cz jest odniesieniem - ekranujemy to co wnosi zakłócenie.