Czyli wynikałoby z tego, że korzystniej jednak zastosować polygon VCC albo zrezygnować z niego w ogóle?

Zgodnie z sugestią przestudiowałem pobieżnie gerbery jakie dostarcza ST dla discovery i mam kilka ciekawych spostrzeżeń (tak mi się przynajmniej wydaje):

- są tam dość duże odległości kondensatorów filtrujących od nóżek uC. Zmierzyłam i jest to zawsze około 40 mil. U mnie nie przekraczają 30 mil

- bezpośrednio pod procesorem nie ma żadnej wylewki (ewentualnie trochę GND):



- duży polygon VCC znajduje się za to na warstwie wewnętrznej (PCB jest czterowarstwowe). W zasadzie pod całym uC:



Reasumując, najlepiej byłoby przejść w moim przypadku z VCC od razu od nóżki na warstwę BOTTOM i tam prowadzić VCC. Nie będę się jednak tak bawił na razie. Generalnie stwierdzam, że z moją płytką nie jest aż tak źle