PD_0;
   _delay_ms(50);
   PD_1;
   _delay_ms(50);
   

   ft800cmdWrite(0x00);   // active
   _delay_ms(10);
   ft800cmdWrite(0x44);   // external clock
   _delay_ms(10);
   ft800cmdWrite(0x62);   // PLL 48mhz
   _delay_ms(10);
   
   Wr8(REG_PCLK, ZERO);
   
   
   // konfiguracja rejestrów dla WVGA 800x480
   Wr16(REG_HCYCLE, 928);
   Wr16(REG_HOFFSET, 88);
   Wr16(REG_HSYNC0, 0);
   Wr16(REG_HSYNC1, 48);
   Wr16(REG_VCYCLE, 525);
   Wr16(REG_VOFFSET, 32);
   Wr16(REG_VSYNC0, 0);
   Wr16(REG_VSYNC1, 3);
   Wr8(REG_SWIZZLE, 0);
   Wr8(REG_PCLK_POL, 1);
   Wr8(REG_CSPREAD, 0);
   Wr16(REG_HSIZE, 800);
   Wr16(REG_VSIZE, 480);

   
   /* write first display list */
   Wr32(RAM_DL+0,CLEAR_COLOR_RGB(0,0,0));
   Wr32(RAM_DL+4,CLEAR(1,1,1));
   Wr32(RAM_DL+8,DISPLAY());

   
   Wr8(REG_DLSWAP,DLSWAP_FRAME);//display list swap
   Wr8(REG_GPIO_DIR,0x80 | Rd8(REG_GPIO_DIR));
   Wr8(REG_GPIO,0x080 | Rd8(REG_GPIO));//enable display bit
   Wr8(REG_PCLK,5);//after this display is visible on the LCD
   
   Wr16(REG_PWM_DUTY, 50);