tak jest to zrozumiałe ze sa rózne potrzeby i rózna objetość kodu i zajetości zasobów bo wynika w prost z róznic w rozkazach ich ilości
jak też i sposobu zarządzania zasobami w przypadku M0 / M0+ gdzie poza nowym procesem technologicznym i róznym od M3 podejściu do
zasobów oraz zużycia energii zastosowano nowsze algorytmy. Biorąc pod uwagę potrzeby rynkowe gdzie producenci potrzebowali mniejszy prostrzy
i bardziej energooszczędny mikrokontroler , a przy tym tańszy dlatego powstał M0 , który jednak w nalocie okazał się jednak nie taki dobry
redukcja była tak spora że pozbawiono go tego czym był arm M3 , zasadniczo mozna M0 sprowadzic do AVR gdzie róznica jest tylko to ze jest 32 bitowy
a w wielu przypadkach ATmega była wydajniejsza .... datego kolejnym krokiem był M0+ .
co widać po blokach funkcjonalnych :
a gdy popatrzymy na listę rozkazów ....
oczywiście patrząc dalej ....
mamy się z czego cieszyć bo wszystkie Cortexy są ze sobą kompatybilne .... oczywiście w takich samych warunkach zdrowego rozsądku .
Tak samo jak w przypadku PSoC w teorii można niemal wszystko , ale jak się wgłębisz okaże się ze nie jest tak kolorowo i brak popularności
tych układów nie wynika z ich dużych poniekąd mozliwości , ale z faktu że mają sporo ograniczeń, są kosztowne i przede wszystkim małej
poniekąd możliwości rozwoju sprzętu czego nie doświadczysz u konkurencji np STM32 gdzie w obrębie rodziny układy są nawet zgodne pinowo
a zmiany w kodzie sa czysto kosmetyczne , tu masz kłopot że bezpośrednio nie zastąpisz jednego PsoC drugim , co wymusza wzrost kosztów rozwoju urządzenia gdzie trzeba przeprojektować układ pod nowy czip oraz przepisać kod dla bloków UB .
Wszystko ma swoje granice i potrzeby M3 nie jest specjalnie energooszczędny , i w przypadku M0 i M0+ zostaje daleko w tyle
chocby ze względu na przestarzałą konstrukcje i proces technologiczny , ale za to ma nawet jak na dzisiejsze czasy dużą wydajność .
Oczywiście w przypadku Cypress'a jest to nowum choć jednak już out off date jeśli chodzi o PSoC5 gdyz układ zasadniczo okazuje się
mało efektywny i mało wydajny tym samym nie nadążający za trendami.
spowodowane jest to tym ze posiada wspólna architekture ze starym już PSoC 3 a jedyne co zmieniono to zastąpiono rdzeń 8051
rdzeniem Cortex-M3
o skali ewolucji ... można dopiero powiedzieć w przypadku PSoC6 gdzie dopasowano bloki UB do fizycznosci Cortex-M4 i dodano wspomagający
rdzeń Cortex-M0.
Co jednak nie ujmuje im mozliwości , niemniej nie tak kolorowej jak na pierwszy rzut oka się wydaje ...
Kanał - ATNEL tech-forum
Zaloguj
Zarejestruj
Informacje o cookies
FAQ
Szukaj
normalnie produkcja idzie pełną 
