ATNEL tech-forum 2015-08-21T23:36:27+01:00 https://forum.atnel.pl/feed.php?f=4&t=12716&mode 2015-08-21T23:36:27+01:00 2015-08-21T23:36:27+01:00 https://forum.atnel.pl/viewtopic.php?t=12716&p=138049#p138049 <![CDATA[Re: Przerwanie Atmega8 timer1]]>
Zibik5 napisał(a):

...jeszcze nie do końca wiem dlaczego ale działa

Byłeś blisko; na
[syntax=c]ISR (TIMER1_COMPB_vect)[/syntax]
też by działało tylko niezależnie od ISR'a liczyć musisz to co podaje nota:
Obrazek
No i oczywiście zapis: (1<<coś_tam)

Pozdr.

Statystyki: Napisane przez kicajek — 21 sie 2015, o 23:36

]]> 2015-08-21T21:19:59+01:00 2015-08-21T21:19:59+01:00 https://forum.atnel.pl/viewtopic.php?t=12716&p=138044#p138044 <![CDATA[Re: Przerwanie Atmega8 timer1]]> Pozdrawiam

[syntax=c]#include <avr/io.h>
#include <avr/interrupt.h>

int main(void)
{
DDRC |= (1<<PC1); // ustawiam PIN jako wyjsciowy


sei(); // włączenie globalnego zezwolania na przerwania


TCCR1B |= (1<<WGM12);// Tryb CTC- Mode 4
TCCR1B |= (1<<CS12);// Preskaler 256
OCR1A = 31249;// Podział =1Hz
TIMSK |= (1<<OCIE1A);// zezwolenie na przerwanie Compare Match



while(1)
{

}


}
//*************************************************************
// Obsługa przerwań
ISR (TIMER1_COMPA_vect)
{

PORTC ^= (1<<PC1); // zmienia pinu PC1 na przeciwny

}[/syntax]

Statystyki: Napisane przez Zibik5 — 21 sie 2015, o 21:19

]]> 2015-08-21T12:17:17+01:00 2015-08-21T12:17:17+01:00 https://forum.atnel.pl/viewtopic.php?t=12716&p=137989#p137989 <![CDATA[Re: Przerwanie Atmega8 timer1]]> Zibik5 napisał(a):

Prośba o wsparcie .


Poczytaj tutaj.

Statystyki: Napisane przez anshar — 21 sie 2015, o 12:17

]]> 2015-08-21T10:26:36+01:00 2015-08-21T10:26:36+01:00 https://forum.atnel.pl/viewtopic.php?t=12716&p=137979#p137979 <![CDATA[Re: Przerwanie Atmega8 timer2]]> jest:
Zibik5 napisał(a):

OCR1B = 10416;// Podział na 2,999 sekundy

...nie to OCR1

jest:
Zibik5 napisał(a):

TIMSK |= (OCIE1B);// zezwolenie na przerwanie Compare Match

winno być:
[syntax=c]TIMSK |= (1<<OCIE1B);[/syntax]

Pozdr.

Statystyki: Napisane przez kicajek — 21 sie 2015, o 10:26

]]> 2015-08-21T07:55:23+01:00 2015-08-21T07:55:23+01:00 https://forum.atnel.pl/viewtopic.php?t=12716&p=137970#p137970 <![CDATA[Re: Przerwanie Atmega8 timer2]]> Prośba o wsparcie ."
Zacznijmy od Figure 32 DS. OCR1B zależy od OCR1A. OCR1A musi być większe od OCR1B, by doszło do wpisania wartości i zerowania TCNTn (natychmiast od OCR1A) Brakuje tego w kodzie. Zacznij od podpowiedzi - P. Antystatyczny.

Statystyki: Napisane przez Wirnick — 21 sie 2015, o 07:55

]]> 2015-08-21T10:30:19+01:00 2015-08-20T23:49:28+01:00 https://forum.atnel.pl/viewtopic.php?t=12716&p=137962#p137962 <![CDATA[Przerwanie Atmega8 timer1]]> Układ elektroniczny ok. - przetestowałem na kodzie z forum , ale od przepełnienia- tam dioda miga. Ja chciałbym aby to zrobić na CTC mode4.
Prośba o wsparcie .

Poprawiłem kod , a numer timera oczywiście jest 1 bo chodzi o 16 bitowy.


[ panie ale najpierw to poczytaj to: topic7402.html jak się wstawia listing na forum i popraw kod ok? bo inaczej to niestety wątek zniknie. mirekk36 ]

[syntax=c]#include <avr/io.h>
#include <avr/interrupt.h>
#include <util/delay.h>
int main(void)
{
DDRC |= (1<<PC1); // ustawiam PIN jako wyjciowy
// PORTC &= ~(1<<PC1); // wstawiam na pin PA7 0 -włączam diodę


sei(); // włączenie globalnego zezwolania na przerwania


TCCR1B |= (1<<WGM12);// Tryb CTC- Mode 4
TCCR1B |= (1<<CS12);// Preskaler 256
OCR1B = 10416;// Podział na 2,999 sekundy
TIMSK |= (OCIE1B);// zezwolenie na przerwanie Compare Match



while(1)
{

}


}
//*************************************************************
// Obsługa przerwań
ISR (TIMER1_COMPB_vect)
{

PORTC ^= (1<<PC1); // zmienia pinu PC1 na przeciwny

}[/syntax]

Statystyki: Napisane przez Zibik5 — 20 sie 2015, o 23:49

]]>