Witam.

Zwracam się z prośbą, z prośbą o wyjaśnienie poniższej kwestii.

Załóżmy że mam skonfigurowany pin INT0 procesora na wyjście i ustawiony na high.
Załóżmy też że mam skonfigurowany pin PCINT0 procesora na wejście z włączonym wewnętrznym podciąganiem pod +5V.
Załóżmy ponadto że mam odblokowane przerwania pochodzące od :
- niskiego stanu na INT0
oraz
- zmiany stanu na PCINT0
Po ustawieniu wszystkiego jak powyżej usypiam do trybu power down.
Następnie zwieram do masy pin PCINT0.

W dokumentacji piszą że cytuję:

As shown in Figure 10-2 on page 54, the digital input signal can be clamped to ground at the input of the schmitt-trigger. The signal denoted SLEEP in the figure, is set by the MCU Sleep Controller in Power-down and Standby modes to avoid high power consumption if some input signals are left floating, or have an analog signal level close to VCC/2.
SLEEP is overridden for port pins enabled as external interrupt pins. If the external interrupt request is not enabled, SLEEP is active also for these pins. SLEEP is also overridden by various other alternate functions as described in “Alternate Port Functions” on page 58.
If a logic high level (“one”) is present on an asynchronous external interrupt pin configured as “Interrupt on Rising Edge, Falling Edge, or Any Logic Change on Pin” while the external interrupt is not enabled, the corresponding External Interrupt Flag will be set when resuming from the above mentioned Sleep mode, as the clamping in these sleep mode produces the requested logic change.

I niech mi ktoś teraz wyjaśni proszę uprzejmie czy po zwarciu do masy pinu PCINT0 przerwanie pochodzące od niskiego stanu na INT0 się odpali czy nie ?
PS. To że odpali się przerwanie pochodzące od PCINT0 to jasne, pytam o te drugie na INT0.
Ps. Baza : AtTiny24A
Ps. Będę wdzięczny za odpowiedź nie tylko "tak" lub "nie" ale za wyjaśnienie jak to się ma do dokumentacji, próby zrobiłem ale ich wynik z wiadomych powodów zostawiam u siebie narazie.