Witam,
Przy projektowaniu płytek mają znaczenie prądy powrotne. W internecie w tym na youtube, można znaleźć wyjaśnienie prądów powrotnych, niestety we wszystkich które znalazłem wytłumaczone jest to na podstawie płytek które mają więcej niż dwie warstwy. Stąd pojawia się moje pierwsze pytanie czy dobrze rozumiem prądy powrotne. Mamy płytkę jak na załączonym obrazku(widok przekroju).
Legenda: kolor zielony laminat płytki, niebieski ścieżka sygnałowa z zaznaczonym kierunkiem sygnału, kolor szary prądy powrotne, masy wylane oczywiście na około ścieżki sygnałowej.

I jeśli wszystko dobrze zrozumiałem to żadnych przelotek między masami przy przelotkach sygnału nie potrzeba, wszystko jest poprawnie jeśli chodzi o kwestie prądów powrotnych. Mam rację?

Teraz dwa problemy co zrobić gdy nieciągłość masy jest koniecznością i tak przykład pierwszy:

W tym wypadku z mojego uczenia się za pomocą internetu wynika że potrzebne są przelotki między masami, tylko ile i jak ułożone, potrzebna jest droga najmniejszej impedancji czyli, lepiej mniejsze przelotki? Czy są może jakieś inne rozwiązania. W tym konkretnym wypadku krzyżuje się SPI z wyjściami od 74HCT595, które na wejściu Enable ma PWM 250Hz (sprzętowy z STM'a). Generalnie co zrobić żeby zmniejszyć problem prądów powrotnych w tej sytuacji?

Drugi problem

Tutaj mamy nieciągłości masy pod kilkoma ścieżkami sygnałowymi, ale skupiłbym się na jednej czyli tej OE, po której leci PWM 250Hz, ten sam co w powyższym przykładzie. Rozwiązanie które mi się nasunęło po przekopywaniu internetu to odsunięcie w dół linii LATCH i zrobienie przelotek między masami, i tutaj ta sama sprawa jaka lokalizacja ile, jakiej wielkości.

Jako dodatkowe pytanie czy z punktu widzenia badań EMC, lepiej mieć tego PWM z większą czy mniejszą częstotliwością?

Nie chce tworzyć kilu tematów więc tutaj jeszcze chciałbym spytać o lokalizacje rezystorów podciągających jak i o prowadzenie linii zasilania, żeby nie przecinać nią linii wyjściowych z 74HCT595 (na OE idzie PWM), wychodzi na to że najwygodniej byłoby ją puścić pod jednym z rejestrów. Czy jest to błąd? niesie za sobą jakieś duże konsekwencje? Wracając do rezystorów zaznaczyłem na obrazku ołówkiem 3 potencjalnie miejsca na rezystor podciągający, czy jego lokalizacja jest istotna, jak bardzo?


I jeszcze jedna sprawa, kondensatory a linia zasilania dać ja tak jak na obrazku czy dać pady w linii zasilania(nie wiem czy to ma znaczenie, ale płytki zawsze robię w firmie)


Z góry wielkie dzięki za pomoc

Z integralnością sygnałową jest pewien problem, ponieważ jest to dziedzina, która oparta jest w większości na doświadczeniu projektanta i symulatorach.
Kilka uwag, co do postu Kolegi:

1. Po za częstotliwością sygnału ważnym parametrem jest czas narastania jego zboczy (możesz mieć stosunkowo wolny sygnał, ale jeżeli ma szybkie zbocza to mogą wystąpić problemy z integralnością sygnałów. O ile Kolega nie użył scalaków z "wyśrubowanymi" czasami narastania zboczy to przy takiej częstotliwości rozważanie dróg prądów powrotnych może być przerostem formy nad treścią. Istnieją wzory inżynierskie (empiryczne), którymi można oszacować wymagane parametry linii transmisyjnej sygnału, jeżeli będzie kolega chciał to mogę je tutaj przetoczyć.

2. Wykorzystanie przelotek "do masy" wokół przelotki sygnałowej rzeczywiście pozwala na zmniejszenie indukcyjności "widzianej" przez prądy powrotne. Istnieją symulatory, którymi tworzy się tzw. przelotki o kontrolowanej impedancji, co pozwala na precyzyjne określenie parametrów sąsiednich przelotek do masy. Symulatory te kosztują krocie, więc pozostaje umieścić przynajmniej jedną przelotkę możliwie blisko (trzeba mieć na uwadze ograniczenia technologiczne) przelotki sygnałowej. Metodę tą stosuje często projektując płytki z przetwornicami. Tyle w ramach przelotek.

3. Co do pytania:

To zależy od procesu produkcji (lutowania płytki). Jeżeli to jest projekt w pracy lub na praktykach lepiej podpytać starszych kolegów z firmy. Wydaję mi się, że jeżeli ścieżka zasilania jest szeroka, to może wystąpić problem z przylutowaniem elementu do ścieżki. Jednak zazwyczaj w swoich projektach kładę pady kondensatorów bezpośrednio na ścieżce. Dla przykładu ścieżka o szerokości 1,5mm, pad kondensatora zachodzący na ścieżkę - brak problemów z lutowaniem w piecyku.

Przy "odprzęganiu" zasilania przy scalakach należy możliwie jak najbliżej umieszczać kondensatory odprzęgające. W przypadku, gdy Kolega podczepi je poprzez dodatkową
ścieżkę - powstaje dodatkowa, pasożytnicza impedancja.

Wielkie dzięki za odpowiedź dotyczącą prądów powrotnych. Mam tylko jedno dodatkowe pytanko co znaczą "wyśrubowane" czasy narastania zboczy, w sensie jakie traktować jako szybkie, a jakie nie.



Akurat nie jest to projekt z pracy żebym mógł zapytać starszych kolegów(i nie pracuje w innej branży). Ale próbowałem dopytać firmę gdzie zlecałem wykonanie samych płytek, jak zapatrują się na montaż z padami w ścieżce, i zaczęli coś sugerować o tym, że nie wiedzą czy luty będą dobrze dogrzane itp. Zwykle projekty robiłem hobbystycznie, a akurat ten mam plan ewentualnie skomercjalizować, więc wolałbym od razu dobrze zaprojektować. Zawsze jeszcze jest możliwość zmniejszenia tych ścieżek bo w sumie jak mam prąd rzędu 500 mA maks. to ścieżka 10 mils daje rade i wtedy nie będzie problemów z lutowaniem.

Mam jeszcze pytanie czy ma znaczenie kolejność kondensatorów w sensie czy tantal/elektrolit powinien być dalej (od nóżki układu) niż 100nF ceramiki czy można układać jak wygodniej?

Odpowiedź: Zależy od projektu, użytego laminatu, technologi itd.

A tak po inżyniersku:
1. Wzór opisujący pasmo sygnału cyfrowego (BW): BW = 0,35/tr, gdzie tr - czas narastania.
2. Zakładając, że korzystasz z STM32F107: Nota katalogowa STM32F107. Zgodnie z informacjami na stronie 61, tabela 38 - Dla GPIO tr = 25ns.
Korzystając ze wzoru: BW = 0,35/25ns = 14MHz. Tutaj możesz mieć dysonans poznawczy, ponieważ w nocie katalogowej wyraźnie jest napisane, że maksymalna częstotliwość sygnału wyjściowego z GPIO to 10MHz. Jednakże maksymalna częstotliwość sygnału nie jest równa pasmu wymaganemu, aby ten sygnał poprawnie mógł się propagować przez linię. Cytuje wykładowcę "Im krótszy jest czas narastania sygnału, tym szerszy zakres częstotliwości składowych harmonicznych transportowanych przez linię transmisyjną". Czyli dla bardziej stromych zboczy wzrasta pasmo sygnału.
3. W omawianym przypadku pasmo to 14 Mhz (o ile się nie pomyliłem). Integralność sygnałowa zaczyna się powyżej 1 GHz.

To tak w skrócie na podstawie mojej niepełnej wiedzy. Zagadnienie dotyczące integralności sygnałów są dość skomplikowane i dobrze jest mieć podstawową wiedzę dotyczących IS. Jednakże wydaje mi się, że na poziomie relatywnie prostych układów przy zachowaniu standardowych zasad projektowania jak kondensatory odprzęgające, poligony masy itd. nie powinieneś mieć problemów.


Zazwyczaj bezpośrednio przy nóżce scalaka kładę ceramiczny kondensator (bo zazwyczaj są mniejsze od tantali). Nieco dalej tantale, możliwie blisko. Jak zawsze jest to zależne od sytuacji. Jako ciekawostkę dodam, że obecnie w pracy raczej stosuje jedynie ceramika (dielektryk typu X7R, X5R) o pojemności około 1uF, przy odprzęganiu cyfrówki i w zasadzie jest to wystarczające (chyba, że producent każe inaczej, wtedy słucham się producenta).

Tyle "chyba" wiem.

Dzięki wielkie za wyjaśnienia;)