ATNEL tech-forum

Re: Timer sprzętowy Atmega328PB

2019-11-20T17:49:07+01:00

Dzięki wielkie za wyjaśnienie. Już wszystko jasne.
Pozdrawiam,

Statystyki: Napisane przez Rafal9018 — 20 lis 2019, o 17:49

Re: Timer sprzętowy Atmega328PB

2019-11-20T17:30:29+01:00

mirekk36 napisał(a):

ałeś zezwolenie na przerwanie B a za chwilę ustawiłeś OCR3A i pewnie procedurę przerwania dałeś też dla A - więc czego się spodziewasz ? Pisałem że jak dojdzie do przerwania od B to padnie bo nie ma procedury u ciebie w programie od B

Nie padnie tylko wskoczy do reset. Można zdefiniować obsługę wektora BAD_ISR i wtedy wiadomo, że wykonało się przerwanie, które nie ma procedury obsługi.

Statystyki: Napisane przez ProgramistaAVR — 20 lis 2019, o 17:30

Re: Timer sprzętowy Atmega328PB

2019-11-20T16:43:28+01:00

Trzeba czytać notę - tam jest all opisane.

Statystyki: Napisane przez micky — 20 lis 2019, o 16:43

Re: Timer sprzętowy Atmega328PB

2019-11-20T15:29:19+01:00

Rafal9018 napisał(a):

Dlaczego nie może być wszystko A albo B. Tylko część A a część B.

Bo są od siebie zależne ? zajrzyj do noty i popatrz sobie - toż kanał A i B działa w oparciu o ten sam timer ...

ale ty przecież tu popełniłeś zupełnie innego babola - nie widzisz ? toż pokazałem ci

dałeś zezwolenie na przerwanie B a za chwilę ustawiłeś OCR3A i pewnie procedurę przerwania dałeś też dla A - więc czego się spodziewasz ? Pisałem że jak dojdzie do przerwania od B to padnie bo nie ma procedury u ciebie w programie od B

to tak w skrócie - a temat był niejednokrotnie wałkowany na forum - tylko teraz niestety nie mam czasu żeby ci jakiś link podesłać - musiałbyś poszukać.

Na początek zamiast kombinować rób wszystko na A i już

Statystyki: Napisane przez mirekk36 — 20 lis 2019, o 15:29

Re: Timer sprzętowy Atmega328PB

2019-11-20T15:04:11+01:00

Na właśnie nie bardzo rozumiem o co chodzi z rejestrami A i B. Dlaczego nie może być wszystko A albo B. Tylko część A a część B.
No zmieniłem i faktycznie działa. Tylko nie rozumiem why

Statystyki: Napisane przez Rafal9018 — 20 lis 2019, o 15:04

Re: Timer sprzętowy Atmega328PB

2019-11-20T13:42:47+01:00

Rafal9018 napisał(a):

TIMSK3 |= (1 << OCIE3B);

niby tak samo mówisz że konfigurujesz a tu po co się uparłeś na OCIE3B zamiast na OCIE3A ? i od razu procek leci w maliny jak dojdzie do przerwania B

Statystyki: Napisane przez mirekk36 — 20 lis 2019, o 13:42

Timer sprzętowy Atmega328PB

2019-11-20T13:37:55+01:00

Cześć,

Poznaje procesor ATMEGA328PB. No i mam problem z uruchomieniem drugiego Timera 16 bitowego TC3. TC1 uruchomiłem od strzała.

Kod dla TC1:
[syntax=c]TCCR1B |= (1 << WGM12); // Tryb CTC
TCCR1B |= (1 << CS10) | (1< TIMSK1 |= (1 << OCIE1A); // Enable timer compare interrupt
OCR1A = 15625; // Bit porównujący[/syntax]

Kod dla TC3:
[syntax=c]TCCR3B |= (1< TCCR3B |= (1 << CS30) | (1< TIMSK3 |= (1 << OCIE3B); // Enable timer compare interrupt
OCR3A = 15625; // Bit porównujący[/syntax]

Możecie podpowiedzieć czy są one dobrze skonfigurowane ?? Jeszcze jedna rzecz mnie zastanawia. O co chodzi, że np. Timer TC1 ma dwa rejestry A i B ?

Statystyki: Napisane przez Rafal9018 — 20 lis 2019, o 13:37