ATNEL tech-forum 2014-03-01T21:12:06+01:00 https://forum.atnel.pl/feed.php?f=58&t=6054&mode 2014-02-18T15:51:26+01:00 2014-02-18T15:51:26+01:00 https://forum.atnel.pl/viewtopic.php?t=6054&p=70995#p70995 <![CDATA[Re: Nietypowa pamięć DRAM - zasada działania]]> [youtube]https://www.youtube.com/watch?v=CIgg_r-LDdA[/youtube]


Popraw kolego linka same znaki po v=


iframe

Statystyki: Napisane przez majster — 18 lut 2014, o 15:51

]]> 2014-02-18T11:54:23+01:00 2014-02-18T11:54:23+01:00 https://forum.atnel.pl/viewtopic.php?t=6054&p=70974#p70974 <![CDATA[Re: Nietypowa pamięć DRAM - zasada działania]]>

Statystyki: Napisane przez v0lt — 18 lut 2014, o 11:54

]]> 2014-02-18T08:02:37+01:00 2014-02-18T08:02:37+01:00 https://forum.atnel.pl/viewtopic.php?t=6054&p=70957#p70957 <![CDATA[Re: Nietypowa pamięć DRAM - zasada działania]]>
Proste jak metr sznurka w kieszeni na schemacie masz 5 przekaźników do sterowania Zapis/Odczyt. Memory Adres sterowane są "-" lub HiZ (wysoką impedancją) prawdopodobnie podłączenie + do tej linii mogło by uszkodzić układ. Diody wymuszają kierunek przepływu prądu. Tak jak widać na rysunku układ jest w trybie odczytu. Podanie minus na wybraną linię adresową spowoduje pojawienie się na szynie danych stanów wysokich "1" w w miejscach gdzie kondensatory były naładowane i stanów niskich "0" w miejscach gdzie były rozładowane. Gdy przełączymy przekaźniki i wybierzemy linie adresowe "-" możemy zapisać pamięć podając "1" na wybrane bity szyny danych.

Statystyki: Napisane przez pietszyk — 18 lut 2014, o 08:02

]]> 2014-02-18T00:10:15+01:00 2014-02-18T00:10:15+01:00 https://forum.atnel.pl/viewtopic.php?t=6054&p=70943#p70943 <![CDATA[Re: Nietypowa pamięć DRAM - zasada działania]]>
Źle określiłem co mam na myśli ;)

Chodzi mi o wytłumaczenie, tzn:
w dram rozumiem mniej więcej co i jak:
Obrazek

1. wpisywanie:
- logiczna jedynka na linii wybieranego wiersza(tu: select)
- wysterowanie szyny danych(tu: data) na takie wartości jakimi chcemy zapisać komórki w tym wierszu
- logiczne zero na linię wiersza - dane już są w kondensatorach

2. odczytywanie
- logiczna jedynka na linii wybieranego wiersza
- wartości do odczytania wystawiane są na szynie danych
- po odczytaniu wartość jest tracona(kondensator rozładowany) - wymagane odświeżenie komórek czytanego wiersza

A w moim schemacie podanym w pierwszym poście nie rozumiem:
1. Load to/Load from - która linia(górna czy dolna) jest od czytania, która od pisania do komórek pamięci
2. jeśli wybiorę wpisywanie/wczytywanie - daną komórkę wybieram poziomem niskim czy wysokim?
3. z obrazka wymienionego w pierwszy poście - np.: chcę do wiersza drugiego od góry wpisać kolejno do komórek wartości: 0 1 0 0 ... - jakie sygnały podać, które linie jak wysterować
4. to samo z odczytem z wiersza 2

Po prostu nie mam teorii w jaki sposób bez tranzystora miałoby działać "zatrzaskiwanie" bitu tak jak tutaj w komórce DRAM
Gdybyś mógł(jeśli wiesz) napisać mi krok po kroku tak jak wyżej napisałem z DRAMem ;)
Musi działać, w końcu facet zrobił z z tego działający komputer - pytanie jak to działa ;)

Statystyki: Napisane przez v0lt — 18 lut 2014, o 00:10

]]> 2014-02-17T23:22:56+01:00 2014-02-17T23:22:56+01:00 https://forum.atnel.pl/viewtopic.php?t=6054&p=70940#p70940 <![CDATA[Re: Nietypowa pamięć DRAM - zasada działania]]> Dane umieszczone są w kondensatorach zamiast w przerzutnikach stąd konieczność odświeżania, bo kondensatory rozładowywują się od niepożądanej rezystancji między wejściem.

Load to from to wybór czy zapisywać czy odczytywać z pamięci.
Natomiast szyną adresową wybierasz stanem niskim rząd, którego zawartość ma pojawić się na wyjściu danych. Poprostu podanie zera zamyka obwód kondensatora i napięcie pojawia się na wyjściu

Statystyki: Napisane przez ElektronikKr — 17 lut 2014, o 23:22

]]> 2014-03-01T21:12:06+01:00 2014-02-17T23:05:59+01:00 https://forum.atnel.pl/viewtopic.php?t=6054&p=70936#p70936 <![CDATA[Nietypowa pamięć DRAM - zasada działania]]>
Przeglądając sieć trafiłem na komputerek stworzony z przekaźników. Po przestudiowaniu schematów niejasny jest dla mnie schemat działania stworzonej przez autora pamięci DRAM. Rozumiem działanie standardowej komórki DRAM z jednym tranzystorem oraz jednym kondensatorem, tutaj jednak jestem w kropce. Google z moimi zapytaniami o taką pamięć wysiada :roll:

Schemat pamięci ze strony autora:
Obrazek


Krótka prezentacja działania na youtube:
iframe



Próbowałem to zasymulować - jak standardowa komórka DRAM działa, to zasady działania w.w. schematu nie potrafię wywnioskować.
Gdyby ktoś potrafił wytłumaczyć jak operować tą pamięcią.

Statystyki: Napisane przez v0lt — 17 lut 2014, o 23:05

]]>