ATNEL tech-forum

Re: Jak to jest z tym cyklem zegarowym ?

2014-08-25T08:08:21+01:00

Zaczyna mi sie to podobać, bo daje pelna kontrole nad prockiem. A dzieki nauce podstaw assemblera można poznać jego budowę i zasadę działania. W polaczeniu z językiem C daje nieograniczone możliwości.

Statystyki: Napisane przez Krzysztof Pióro — 25 sie 2014, o 08:08

Re: Jak to jest z tym cyklem zegarowym ?

2014-08-24T21:54:06+01:00

Krzysztof Pióro napisał(a):

Nigdy sie nad tym nie zastanawiałem dopóki nie liznąłem assemblera

No właśnie dlatego zawsze mówię, że przynajmniej to "liźnięcie" asemblera gdy zabieramy się za jakąś rodzinę procków a piszemy normalnie kod w C ... daje od razu spore pojęcie o wielu różnych innych aspektach ...

A jak widać wcale ten asembler nie jest taki straszny

Statystyki: Napisane przez mirekk36 — 24 sie 2014, o 21:54

Re: Jak to jest z tym cyklem zegarowym ?

2014-08-24T21:48:43+01:00

Nigdy sie nad tym nie zastanawiałem dopóki nie liznąłem assemblera

Statystyki: Napisane przez Krzysztof Pióro — 24 sie 2014, o 21:48

Re: Jak to jest z tym cyklem zegarowym ?

2014-08-24T20:53:10+01:00

Krzysztof Pióro napisał(a):

kurcze już chyba doszedłem

No tak było i jest od zawsze ... dobrze doszedłeś

Statystyki: Napisane przez mirekk36 — 24 sie 2014, o 20:53

Re: Jak to jest z tym cyklem zegarowym ?

2014-08-24T20:31:39+01:00

Witam,
tutaj jest trochę teorii w temacie cyklów zegarowych i maszynowych:
http://www.e-tronix.eu/15,rodzaje-cykli.html

Statystyki: Napisane przez 0livaw — 24 sie 2014, o 20:31

Re: Jak to jest z tym cyklem zegarowym ?

2014-08-24T16:59:28+01:00

Faktycznie

Code:

0000006c :
//DDRC =0xff; to jest ustawienie portu jako wyjście
  6c:   8f ef          ldi   r24, 0xFF   ; 255                    //1 cykl
  6e:   84 bb          out   0x14, r24   ; 20                      //1 cykl

  70:   20 e0          ldi   r18, 0x00   ; 0                //1 cykl
  72:   30 e0          ldi   r19, 0x00   ; 0                //1 cykl
  74:   81 e0          ldi   r24, 0x01   ; 1                //1 cykl
  76:   90 e0          ldi   r25, 0x00   ; 0                //1 cykl
//początek pętli while ??
  78:   85 bb          out   0x15, r24   ; 21              //1 cykl
  7a:   25 bb          out   0x15, r18   ; 21              //1 cykl
  7c:   85 bb          out   0x15, r24   ; 21              //1 cykl
  7e:   25 bb          out   0x15, r18   ; 21               //1 cykl
  80:   fb cf          rjmp   .-10        ; 0x78    //2cykle

tutaj mam dodatkowe 2 cykle procesora czyli 2 us, to mi tłumaczy tę przerwę w wykresie

Code:

80: fb cf rjmp .-10 ; 0x78 //2cykle

tylko dalej nie wiem dlaczego jeden cykl nie mieści się w 1us na oscyloskopie, powinno być tak :

czyli od zbocza narastającego do następnego zbocza narastającego a jest tak:

------------------------ [ Dodano po: 54 minutyach ]

kurcze już chyba doszedłem
Ilustruje to kolejny obrazek:

Statystyki: Napisane przez Krzysztof Pióro — 24 sie 2014, o 16:59

Jak to jest z tym cyklem zegarowym ?

2014-08-24T15:04:26+01:00

Witam
Piszę, bo mam lekki mętlik w głowie. Proszę mnie poprawić jeśli się mylę. Wydaje mi się że jeden cykl zegarowy w procesorach ATMega wygląda tak:

Code:

|-----|     |
|     |     |
|     |-----|

<--1 cykl -->

dla zobrazowania sobie tego na oscyloskopie napisałem wstawkę w assemblerze:

Code:

#include 



int main(void)
{
DDRC =0xff;

    while(1) {
       asm volatile (
             "out %0, %2" "\n\t" //PC0 = 0
             "out %0, %1" "\n\t" //PC0 = 1
             "out %0, %2" "\n\t" //PC0 = 0
             "out %0, %1" "\n\t" //PC0 = 1
             :
             :"I" (_SFR_IO_ADDR(PORTC)), "r" (PC0),"r" (PC1)
              );
    }
}

Program wgrałem do atmegi 32 przy taktowaniu 1MHz i podłączyłem oscyloskop:

Obliczyłem czas jednego cyklu 1/1 000 000 = 1us.
Dlaczego na oscyloskopie 1 cykl = 2 us ?

Statystyki: Napisane przez Krzysztof Pióro — 24 sie 2014, o 15:04