ATNEL tech-forum

Re: STM32F103 - Makra dla GPIO na rejestrach

2022-06-14T13:57:19+01:00

Jeszcze chwile kombinowałem z tymi makrami i dałem sobie spokój, może diabeł tkwi w szczegółach.
Z funkcją gpio_pin_cfg() wszystko śmiga bez problemu:)

Statystyki: Napisane przez gordon10 — 14 cze 2022, o 13:57

Re: STM32F103 - Makra dla GPIO na rejestrach

2022-06-13T20:57:38+01:00

Super. Dzięki

Statystyki: Napisane przez gordon10 — 13 cze 2022, o 20:57

Re: STM32F103 - Makra dla GPIO na rejestrach

2022-06-13T20:54:29+01:00

To ten fragment:
[syntax=c]if ( (mode & ((uint32_t)16|8)) == ((uint32_t)16|8) ) {
port->ODR |= pinTmp;
}[/syntax]
Zabrakło po prostu wpisu w rejestrze ODR

Statystyki: Napisane przez Zealota — 13 cze 2022, o 20:54

Re: STM32F103 - Makra dla GPIO na rejestrach

2022-06-13T20:46:43+01:00

To skorzystam To ta funkcja gpio_pin_cfg() co wkleiłeś?
Bo z tym rzutowaniem coś nie idzie... albo coś motam.

Statystyki: Napisane przez gordon10 — 13 cze 2022, o 20:46

Re: STM32F103 - Makra dla GPIO na rejestrach

2022-06-13T20:21:35+01:00

U mnie jest poprawka na PullUpy

Statystyki: Napisane przez Zealota — 13 cze 2022, o 20:21

Re: STM32F103 - Makra dla GPIO na rejestrach

2022-06-13T19:49:27+01:00

Dzięki za podpowiedź.
Rejestry CRL są 32-bit. Najpierw sprawdzę z rzutowaniem.
W sumie zapomniało mi się o Szczywronku - jego funkcji już jakiś czas nie używałem, bo nie obsługuje pull-upów, ale tu będzie ok.

Statystyki: Napisane przez gordon10 — 13 cze 2022, o 19:49

Re: STM32F103 - Makra dla GPIO na rejestrach

2022-06-13T19:21:22+01:00

Rejestry teoretycznie są 16 bitowe, ale może dochodzi do promocji na int. Rzutuj zatem te literały, dla pewności. Od tego bym zaczął.
Oprócz tego proponuję zajrzeć do poradnika Szczywronka, tam są uniwersalne funkcje do konfiguracji
W uproszczeniu tak to wygląda
[syntax=c]typedef enum {
/* Push-Pull */
gpio_mode_output_PP_2MHz = 2,
gpio_mode_output_PP_10MHz = 1,
gpio_mode_output_PP_50MHz = 3,
/* Open-Drain */
gpio_mode_output_OD_2MHz = 6,
gpio_mode_output_OD_10MHz = 5,
gpio_mode_output_OD_50MHz = 7,
/* Push-Pull */
gpio_mode_alternate_PP_2MHz = 10,
gpio_mode_alternate_PP_10MHz = 9,
gpio_mode_alternate_PP_50MHz = 11,
/* Open-Drain */
gpio_mode_alternate_OD_2MHz = 14,
gpio_mode_alternate_OD_10MHz = 13,
gpio_mode_alternate_OD_50MHz = 15,
/* Analog input (ADC) */
gpio_mode_input_analog = 0,
/* Floating digital input. */
gpio_mode_input_floating = 4,
/* Digital input with pull-up/down (depending on the ODR reg.). */
gpio_mode_input_pull_down = 8,
gpio_mode_input_pull_up = 8|16
} T_GPIO_MODE;

typedef enum {
PA0 = 0x00000001UL,
PA1 = 0x00000002UL,
PA2 = 0x00000004UL,
PA3 = 0x00000008UL,
PA4 = 0x00000010UL,
PA5 = 0x00000020UL,
PA6 = 0x00000040UL,
PA7 = 0x00000080UL,
PA8 = 0x00000100UL,
PA9 = 0x00000200UL,
PA10 = 0x00000400UL,
PA11 = 0x00000800UL,
PA12 = 0x00001000UL,
PA13 = 0x00002000UL,
PA14 = 0x00004000UL,
PA15 = 0x00008000UL,
} T_GPIO_PIN;

void gpio_pin_cfg(GPIO_TypeDef * const port, T_GPIO_PIN pin, T_GPIO_MODE mode) {
T_GPIO_PIN pinTmp = pin;
pin = __builtin_ctz(pin) * 4;
uint32_t volatile * cr_reg;
uint32_t cr_val;
cr_reg = &port->CRL;
if (pin > 28) {
pin -= 32;
cr_reg = &port->CRH;
}
cr_val = *cr_reg;
cr_val &= ~((uint32_t) (0x0f << pin));
cr_val |= (uint32_t) (mode << pin);
*cr_reg = cr_val;

if ( (mode & ((uint32_t)16|8)) == ((uint32_t)16|8) ) {
port->ODR |= pinTmp;
}
}

inline void gpio_pin_LO( GPIO_TypeDef * const port, T_GPIO_PIN pin ) {
port->BRR = pin;
}
inline void gpio_pin_HI( GPIO_TypeDef * const port, T_GPIO_PIN pin ) {
port->BSRR = pin;
}

#define PORTA GPIOA
#define PORTB GPIOB// itd.

#define SCK_PORTPORTA
#define SCK_PINPA1
#define CS_PORTPORTA
#define CS_PINPA2

#define CS_LO()gpio_pin_LO( SCK_PORT, SCK_PIN )
#define CS_HI()gpio_pin_HI( SCK_PORT, SCK_PIN )

int main(void) {
gpio_pin_cfg( SCK_PORT, SCK_PIN, gpio_mode_output_PP_10MHz );
gpio_pin_cfg( CS_PORT, CS_PIN, gpio_mode_output_PP_50MHz );

CS_LO();

while(1) {

}
}

}[/syntax]

Statystyki: Napisane przez Zealota — 13 cze 2022, o 19:21

STM32F103 - Makra dla GPIO na rejestrach

2022-06-13T18:43:07+01:00

Witam,
Czy próbował ktoś tworzyć makra w STM32 do ustawiania pinów?
Ja próbuję stworzyć makra #define dla GPIO w STM32F103 (dla wyświetlacza ST7565), żeby móc łatwo zmieniać numery pinów dla odpowiednich sygnałów. Jednak coś idzie nie tak, i dla dowolnie przypisanych numerów pinów, zawsze tylko pierwsze 3 (najniższe numery) są prawidłowo skonfigurowane. Nie mam pomysłu od czego to zależy. Robię to w ten sposób:
[syntax=c]// PORT
#define ST_PORTGPIOA//

// PINs
#define CS 1//Chip select
#define RST 2//Reset (Lo is active)
#define DC 3//H-data, L-command
#define SCK 4//Clock
#define MOSI 5//Serial Input
#define LED6

#define CS_LOST_PORT->BRR = (1<#define CS_HIST_PORT->BSRR = (1<#define RST_LOST_PORT->BRR = (1<#define RST_HIST_PORT->BSRR = (1<#define DC_LOST_PORT->BRR = (1<#define DC_HIST_PORT->BSRR = (1<#define SCK_LOST_PORT->BRR = (1<#define SCK_HIST_PORT->BSRR = (1<#define MOSI_LOST_PORT->BRR = (1<#define MOSI_HIST_PORT->BSRR = (1<#define LED_LOST_PORT->BRR = (1<#define LED_HIST_PORT->BSRR = (1<
// inicjalizacja portu/pinów
RCC->APB2ENR |= RCC_APB2ENR_IOPAEN | RCC_APB2ENR_IOPBEN;// wlacz zegar dla GPIOA i GPIOB

ST_PORT->CRL &= ~(// bity CNF - pozycje 2,6,10,14... wyjscia push-pull
(3UL << (CS*2U+2)) |//
(3UL << (RST*2U+2)) |
(3UL << (DC*2U+2)) |
(3UL << (SCK*2U+2)) |//
(3UL << (MOSI*2U+2)) |//
(3UL << (LED*2U+2))
);

ST_PORT->CRL |=// bity MODE - pozycje 0,4,8,12... szybkosc wyjsc 10MHz
(1UL << CS*2U) |//
(1UL << RST*2U) |
(1UL << DC*2U) |
(1UL << SCK*2U) |//
(1UL << MOSI*2U) |//
(2UL << LED*2U)// dla LED 1UL:10MHz, 2UL:2MHz
;[/syntax]
Dla konfiguracji "na sztywno" (poniżej) wszystkie piny portu są skonfigurowane ok i wszystko działa poprawnie.
[syntax=c]ST_PORT->CRL = 0;// wyjscia push-pull
ST_PORT->CRL = 0x11111111;// wszystkie piny jako 10MHZ[/syntax]

Może miał ktoś podobny problem i sobie z nim poradził?

Statystyki: Napisane przez gordon10 — 13 cze 2022, o 18:43