Regular Mode
Tryb skanowania wybiera się, ustawiając bit SCAN w rejestrze ADC_CR1.
Po ustawieniu tego bitu ADC skanuje wszystkie kanały wybrane w rejestrach
ADC_SQRx (dla zwykłych kanałów) lub w rejestrze ADC_JSQR (dla kanałów wstrzykiwanych).
Pojedyncza konwersja jest przeprowadzana dla każdego kanału grupy.
Po każdym zakończeniu konwersji następny kanał w grupie jest automatycznie konwertowany. Jeśli ustawiony jest bit CONT,
regularna konwersja kanałów nie kończy się na ostatnim wybranym kanale w grupie,
ale jest kontynuowana od pierwszego wybranego kanału.
Jeśli bit DMA jest ustawiony, kontroler bezpośredniego dostępu do pamięci (DMA) jest używany do
przesyłania danych przekształconych ze zwykłej grupy kanałów (przechowywanych w rejestrze ADC_DR)
do SRAM po każdej regularnej konwersji kanału.
Bit EOC jest ustawiony w rejestrze ADC_SR:
- Na końcu każdej regularnej sekwencji grup, jeśli bit EOCS jest wyczyszczony do 0
- Pod koniec każdej regularnej konwersji kanałów, jeśli bit EOCS jest ustawiony na 1
Dane skonwertowane z wtryskiwanego kanału są zawsze przechowywane w rejestrze ADC_JDRx
Discontinuous mode
Ten tryb można włączyć, ustawiając bit DISCEN w rejestrze ADC_CR1.
Można go użyć do konwersji krótkiej sekwencji n konwersji (n ≤ 8),
która jest częścią sekwencji konwersji wybranych w rejestrach ADC_SQRx.
Wartość n jest określona poprzez zapis na bitach DISCNUM [2: 0] w rejestrze ADC_CR1.
Po wystąpieniu zewnętrznego wyzwalacza rozpoczyna (n) następnych
konwersji wybranych w rejestrach ADC_SQRx, dopóki nie zostaną wykonane wszystkie konwersje w sekwencji.
Całkowita długość sekwencji jest określona przez bity L [3: 0] w rejestrze ADC_SQR1.
Data Mangament & DMA
Ponieważ przekonwertowane regularne wartości kanałów są przechowywane w unikalnym rejestrze danych,
przydatne jest użycie DMA do konwersji więcej niż jednego zwykłego kanału.
Pozwala to uniknąć utraty danych już zapisanych w rejestrze ADC_DR.
Gdy tryb DMA jest włączony (bit DMA ustawiony na 1 w rejestrze ADC_CR2),
po każdej konwersji standardowego kanału generowane jest żądanie DMA.
Umożliwia to przeniesienie skonwertowanych danych z rejestru ADC_DR do docelowej
lokalizacji wybranej przez oprogramowanie.
Pomimo tego, jeśli dane zostaną utracone (przekroczenie), bit OVR w rejestrze ADC_SR jest ustawiony i
generowane jest przerwanie (jeśli ustawiony jest bit zezwolenia OVRIE). Transfery DMA są następnie wyłączane,
a żądania DMA nie są już akceptowane.
W takim przypadku, jeśli zostanie wysłane żądanie DMA, regularna konwersja w toku jest przerywana,
a kolejne regularne wyzwalacze są ignorowane. Następnie należy wyczyścić flagę OVR i bit DMAEN w
używanym strumieniu DMA oraz ponownie zainicjować zarówno DMA, jak i ADC,
aby żądane skonwertowane dane kanału zostały przesłane
do właściwej lokalizacji pamięci.
Tylko wtedy można wznowić konwersję i transfer danych, włączyć ponownie.
W przypadku iniekcji konwersji kanałów nie występują błędy przekroczenia.
Gdy OVR = 1 w trybie DMA, żądania DMA są blokowane po przesłaniu ostatnich ważnych danych, co oznacza,
że wszystkie dane przesłane do pamięci RAM można uznać za ważne.
Statystyki: Napisane przez robertomic — 1 mar 2018, o 10:23
]]>
