Re: STM32F103, I2C - DMA, rejestry, zwis przy generowaniu ST

2016-12-03T18:35:32+01:00

Czytałem, ale pominąłem ten zapisek: (2.13.1)

Code:

Workaround 1
Use the I2C with DMA in general, except when the Master is receiving a single byte.

teraz już wszystko jasne Próbowałem odebrać tylko jeden bajt. Przy większej ilości nie ma żadnych zwiech, wszystko ładnie pracuje.
Dzięki

Statystyki: Napisane przez Elektro_maniak — 3 gru 2016, o 18:35

STM32F103, I2C - DMA, rejestry, zwis przy generowaniu STOP

2016-12-03T17:02:45+01:00

Witajcie

Bawię się ostatnio I2C w STM32F103RBT6 korzystając z transferu DMA oraz używając tylko i wyłącznie rejestrów (bez bibliotek SPL czy HAL)

Przerabiam przykładowy kod, który udostępnia ST (I2C example). Przy DMA występuje zwis, gdyż prawdopodobnie niepoprawnie jest generowany sygnał stopu.

Przedstawiam kod:

[syntax=c]uint32_t I2C1_bufferRead(uint8_t slaveAddress, uint8_t registerAddress, uint32_t numByteToRead, uint8_t* pBuffer)
{
uint32_t temp = 0;

//I2Cx->CR2 |= I2C_IT_ERR;
// ---------------------------
UART2_puts("1");

// START
I2C1->CR1 |= I2C_CR1_START;
while( !(I2C1->SR1 & I2C_SR1_SB) ); // tutaj następuje zwiecha nr 2 (po ponownym wywołaniu I2C_bufferRead i zwieszce nr 1 pod koniec)

UART2_puts("2");

// Write slaveAddress
I2C1->DR = slaveAddress;
while( !(I2C1->SR1 & I2C_SR1_ADDR) );
temp = I2C1->SR2;

// Write registerAddress
while( !(I2C1->SR1 & I2C_SR1_TXE));
I2C1->DR = registerAddress;

// STOP
while( !(I2C1->SR1 & I2C_SR1_BTF) );
I2C1->CR1 |= I2C_CR1_STOP;

// --------------------------
// Configure I2Cx DMA channel
DMA1_Channel7->CCR = 0 ;
DMA1_Channel7->CPAR = (uint32_t)&(I2C1->DR);
DMA1_Channel7->CMAR = (uint32_t) pBuffer;
DMA1_Channel7->CNDTR = (uint32_t) numByteToRead;
DMA1_Channel7->CCR = DMA_CCR_PL | DMA_CCR_MINC | DMA_CCR_EN;

// Set Last bit to have a NACK on the last received byte
I2C1->CR2 |= I2C_CR2_LAST;

// Enable I2C DMA requests
I2C1->CR2 |= I2C_CR2_DMAEN;

// Send START condition
I2C1->CR1 |= I2C_CR1_START;
// Wait until SB flag is set: EV5
while (!(I2C1->SR1 & I2C_SR1_SB));

I2C1->DR = slaveAddress | 1;

// Wait until ADDR is set: EV6
while (!(I2C1->SR1 & I2C_SR1_ADDR));
temp = I2C1->SR2;

// Wait until DMA end of transfer
while ( !(DMA1->ISR & DMA_ISR_TCIF7) );
// Disable the DMA1 Channel 7
DMA1_Channel7->CCR &=~ DMA_CCR_EN;
DMA1->IFCR |= DMA_IFCR_CTCIF7; // DMA transfer complete flag

UART2_puts("3");
// Program the STOP

// Make sure that the STOP bit is cleared by Hardware before CR1 write access
I2C1->CR1 |= I2C_CR1_STOP;
while ( (I2C1->CR1 & I2C_CR1_STOP)); // tutaj następuje zwiecha nr 1
// przy zakomentowaniu petli wszystko dziala OK za pierwszym razem, po resecie procka nastepuje zwiecha juz przy
// pierwszym wywolaniu funkcji przy generowaniu START

UART2_puts("4");

return temp;
}[/syntax]

Znaki w terminalu przy odkomentowaniu linii while ( (I2C1->CR1 & I2C_CR1_STOP)); :
- pierwsze uruchomienie - 1 2 3 - zwis przy while ( (I2C1->CR1 & I2C_CR1_STOP));
- po resecie uC - 1 - zwis przy while( !(I2C1->SR1 & I2C_SR1_SB) );

Znaki w terminalu przy zakomentowanej linii while ( (I2C1->CR1 & I2C_CR1_STOP)); :
- pierwsze uruchomienie - 1 2 3 4 - poprawnie odczytany bajt
- po resecie Uc - 1 - zwis przy while( !(I2C1->SR1 & I2C_SR1_SB) );

Ponadto, flaga BUSY cały czas zajęta. Wniosek -> źle jest generowany sygnał stopu i w związku z tym, nie może zostać na nowo wygenerowany start.

Bardzo prosiłbym o pomoc.
Dziękuję i pozdrawiam

Elektro_maniak

Statystyki: Napisane przez Elektro_maniak — 3 gru 2016, o 17:02

ATNEL tech-forum

Re: STM32F103, I2C - DMA, rejestry, zwis przy generowaniu ST

STM32F103, I2C - DMA, rejestry, zwis przy generowaniu STOP