Korzystając m.in. z informacji zawartych w tym temacie
post84301.html?hilit=nRF24L01#p84301
udało mi się uruchomić komunikację bezprzewodową za pomocą modułów nRF24L01 z tym że działa to tylko w jedną stronę.
Mam dwa układy, ATmega32 i podpięty nRF24L01 i drugi układ składający się z ATmegi8 i nRF24L01.
I teraz tak , komunikacja działa ładnie kiedy jeden z tych układów pracuje cały czas jako nadajnik a drugi jako odbiornik. Bez względu na to czy to ATmega32 czy ATmega8 odbiera czy nadaje.
Problem natomiast pojawia się w takie sytuacji gdy np. ATmega32 wyśle jakiś bajt do ATmegi 8. ATmega8 to odbiera i odsyła inny bajt. Wtedy ten nie dociera. Reset ATmegi8 nie pomaga, dopiero odłączenie i podłączenie zasilania poduje że ATmega8 w końcu wyśle dane do ATmegi 32.
Gdy zamienie role i to ATmega8 najpierw wysyła dane a potem czeka na odpowiedź od ATmegi32 sytuacja wygląda tak samo. Doszedłem więc do wniosku że nRF24L01 po odebraniu danych ma problem z nadawaniem, bo kiedy po starcie zasilania pracuje tylko jako nadajnik wszystko gra. Szukam przyczyny w kodzie ale nie mogę jej znaleść. Funkcje do wysyłania i odbierania wyglądają tak:
[syntax=c]void send_nrf_data(uint8_t data)
{
CE_LOW;// TX activated
TX_POWERUP;
CSN_LOW;// SS in SPI
spi_send(FLUSH_TX);// send command to flush fifo register
CSN_HIGH;
CSN_LOW;
spi_send(W_TX_PAYLOAD);// send command towrite payload
spi_send(data);// send data
CSN_HIGH;
CE_HIGH;
}[/syntax]
[syntax=c]extern uint8_t nrf_data_ready()
{
uint8_t status;
CSN_LOW; // Pull down chip select
status = spi_transfer_byte(NOP); // Read status register
CSN_HIGH; // Pull up chip select
return status & (1<<RX_DR);
}
extern void nrf_get_data(uint8_t * data)
{
CSN_LOW; // Pull down chip select
spi_transfer_byte( R_RX_PAYLOAD ); // Send cmd to read rx payload
spi_transfer_multi(data,data,mirf_PAYLOAD); // Read payload
CSN_HIGH; // Pull up chip select
write_register(STATUS, (1<<RX_DR));// Reset status register
}[/syntax]
Rekomendowane w dokumentacji kolejności przejść pomiędzy trybami pracy są zachowane więc nie powinno być problemu z przełączaniem się pomiędzy nadawaniem i odbieraniem
Liczę na to że ktoś z was spotkał się już wcześniej z tym problemem i coś podpowie bo wyczerpują mi się już pomysły.
Biblioteka której używam powstała w oparciu http://www.tinkerer.eu/AVRLib/nRF24L01 (Adam Peterwas)
i wygląda ona tak:
[syntax=c]/*
* main.c
*
* Created on: 29-03-2013
* Author: Karol Mika
* na podstawie http://www.tinkerer.eu/AVRLib/nRF24L01 (Adam Peterwas)
*
*/
#include "../NRF24L01/nrf24l01.h"
#include "../NRF24L01/nrf24l01_reg.h"
#include "../SPI/spi.h"
#include "../SPI/spi.h"
#include <avr/io.h>
#include <avr/interrupt.h>
#include <util/delay.h>
void nrf_init(void)/***** Wczeniej musi być SPI zainicjalizowane ****/
{
NRF_DDR |= (1<<CSN);
NRF_DDR |= (1<<CE);
CE_LOW;
CSN_HIGH;
//spi_init();
_delay_ms(50);
write_register(RF_CH, mirf_CH);// Ustaw kanał RF
write_register(RX_PW_P0, mirf_PAYLOAD);
RX_POWERUP;
CE_HIGH;
}
extern uint8_t nrf_data_ready()
{
uint8_t status;
CSN_LOW; // Pull down chip select
status = spi_transfer_byte(NOP); // Read status register
CSN_HIGH; // Pull up chip select
return status & (1<<RX_DR);
}
extern void nrf_get_data(uint8_t * data)
{
CSN_LOW; // Pull down chip select
spi_transfer_byte( R_RX_PAYLOAD ); // Send cmd to read rx payload
spi_transfer_multi(data,data,mirf_PAYLOAD); // Read payload
CSN_HIGH; // Pull up chip select
write_register(STATUS, (1<<RX_DR));// Reset status register
}
void write_register(uint8_t reg, uint8_t value)
{
CSN_LOW;
spi_send(W_REGISTER | reg);
spi_send(value);
CSN_HIGH;
}
void send_nrf_data(uint8_t data)
{
CE_LOW;// TX activated
TX_POWERUP;
CSN_LOW;// SS in SPI
spi_send(FLUSH_TX);// send command to flush fifo register
CSN_HIGH;
CSN_LOW;
spi_send(W_TX_PAYLOAD);// send command towrite payload
spi_send(data);// send data
CSN_HIGH;
CE_HIGH;
}[/syntax]
[syntax=c]*
* main.c
*
* Created on: 29-03-2013
* Author: Karol Mika
* na podstawie http://www.tinkerer.eu/AVRLib/nRF24L01 (Adam Peterwas)
*
*/
#ifndef _MIRF_H_
#define _MIRF_H_
#include <avr/io.h>
// Mirf settings
#define mirf_CH 2
#define mirf_PAYLOAD 1 // długośc bloku danych
#define mirf_AUTOACK1 // ustawia liczbę prób odebrania danych
// Definicje do ustawiania rejestrów MiRF dla trybu transmisji lub odbierania
#define mirf_CONFIG ((1<<MASK_RX_DR) | (1<<EN_CRC) | (0<<CRCO)) // CRC - 1 byte
#define TX_POWERUP write_register(CONFIG, mirf_CONFIG | ( (1<<PWR_UP) | (0<<PRIM_RX) ) )
#define RX_POWERUP write_register(CONFIG, mirf_CONFIG | ( (1<<PWR_UP) | (1<<PRIM_RX) ) ) // 01001011
extern uint8_t nrf_data_ready();
extern void nrf_get_data(uint8_t * data);
/* Connection */
#define NRF_DDRDDRB
#define NRF_PORTPORTB
#define CEPB3// Chib Enable Activates RX or TX mode
#define CSNPB4// pin SS dla SPI
#define IRQPB2// Active low
#define TRANSMIT1
#define RECEIVE2
#define CSN_HIGHNRF_PORT |= (1<<CSN)
#define CSN_LOWNRF_PORT &= ~(1<<CSN)
#define CE_HIGHNRF_PORT |= (1<<CE)// RX activated
#define CE_LOWNRF_PORT &= ~(1<<CE)// TX activated
/* Obszar deklaracji funkcji */
void send_nrf_data(uint8_t data);
void nrf_init(void);
void write_register(uint8_t reg, uint8_t value);
#endif /* _MIRF_H_ */[/syntax]
[syntax=c]/*
Copyright (c) 2007 Stefan Engelke <mbox@stefanengelke.de>
http://www.tinkerer.eu/AVRLib/nRF24L01
*/
/* Memory Map */
#define CONFIG 0x00
#define EN_AA 0x01
#define EN_RXADDR 0x02
#define SETUP_AW 0x03
#define SETUP_RETR 0x04
#define RF_CH 0x05
#define RF_SETUP 0x06
#define STATUS 0x07
#define OBSERVE_TX 0x08
#define CD 0x09
#define RX_ADDR_P0 0x0A
#define RX_ADDR_P1 0x0B
#define RX_ADDR_P2 0x0C
#define RX_ADDR_P3 0x0D
#define RX_ADDR_P4 0x0E
#define RX_ADDR_P5 0x0F
#define TX_ADDR 0x10
#define RX_PW_P0 0x11
#define RX_PW_P1 0x12
#define RX_PW_P2 0x13
#define RX_PW_P3 0x14
#define RX_PW_P4 0x15
#define RX_PW_P5 0x16
#define FIFO_STATUS 0x17
/* Bit Mnemonics */
#define MASK_RX_DR 6
#define MASK_TX_DS 5
#define MASK_MAX_RT 4
#define EN_CRC 3
#define CRCO 2
#define PWR_UP 1
#define PRIM_RX 0
#define ENAA_P5 5
#define ENAA_P4 4
#define ENAA_P3 3
#define ENAA_P2 2
#define ENAA_P1 1
#define ENAA_P0 0
#define ERX_P5 5
#define ERX_P4 4
#define ERX_P3 3
#define ERX_P2 2
#define ERX_P1 1
#define ERX_P0 0
#define AW 0
#define ARD 4
#define ARC 0
#define PLL_LOCK 4
#define RF_DR 3
#define RF_PWR 1
#define LNA_HCURR 0
#define RX_DR 6
#define TX_DS 5
#define MAX_RT 4
#define RX_P_NO 1
#define TX_FULL 0
#define PLOS_CNT 4
#define ARC_CNT 0
#define TX_REUSE 6
#define FIFO_FULL 5
#define TX_EMPTY 4
#define RX_FULL 1
#define RX_EMPTY 0
/* Instruction Mnemonics */
#define R_REGISTER 0x00
#define W_REGISTER 0x20
#define REGISTER_MASK 0x1F
#define R_RX_PAYLOAD 0x61
#define W_TX_PAYLOAD 0xA0
#define FLUSH_TX 0xE1
#define FLUSH_RX 0xE2
#define REUSE_TX_PL 0xE3
#define NOP 0xFF[/syntax]
Statystyki: Napisane przez The River — 5 paź 2014, o 18:04
]]>