ATNEL tech-forum

Re: 16bit timer CompA i CompB

2013-09-13T21:52:51+01:00

Dzięki. Teraz jestem w domu. Dla DS'a Mega8A parzyłem w tabelkę 17-5 jak sroka w kość i niedopatrzyłem do ilu liczy timer. Czyli przykładowo Mode 5 to PWM liczący do 255 tak jak Timer2. Tylko po drodze może sterować dwoma wyjściami OC1 i OC1B. Czy przy takim trybie można obsłużyć oba przerwania CompareMatchX? Pytanie teoretyczne, bo na razie nie widzę zastosowania w przeciwieństwie do Overflow które może faktycznie robić dodatkowo za softowy timer.

Statystyki: Napisane przez perlon — 13 wrz 2013, o 21:52

Re: 16bit timer CompA i CompB

2013-09-13T15:09:26+01:00

perlon napisał(a):

Ja się podepnę troszkę może temat obok. Który tryb timera 1 wybrać, żeby sterować dwoma wyjściami PWM OC1A/OC1B niezależnie. Czyli że raz rejestr A jest większy a raz mniejszy od B bez zerowania licznika TCNT1. Chodzi w szczególności o niezależne sterowanie dwoma silnikami DC PWM'em.

No właśnie któryś z trybów PWM obojętnie czy FastPWM czy Phase Correct PWM. To nie są tryby CTC więc nie ma tego o czym pisałem wyżej. Gwyn też pisał.

Statystyki: Napisane przez mirekk36 — 13 wrz 2013, o 15:09

Re: 16bit timer CompA i CompB

2013-09-13T14:25:22+01:00

Statystyki: Napisane przez perlon — 13 wrz 2013, o 14:25

Re: 16bit timer CompA i CompB

2013-09-13T10:05:03+01:00

oczywiście że tak .... po co inaczej miałyby być te dwa przerwania ale UWAGA! jeśli OCR1B będzie miało większą wartość niż OCR1A to przerwanie TIMER1_COMPB_vect nigdy się nie wykona.

Statystyki: Napisane przez mirekk36 — 13 wrz 2013, o 10:05

16bit timer CompA i CompB

2013-09-13T09:30:25+01:00

Witam,
Mam problem ze zrozumieniem timera 16bitowego. Nie wiem dlaczego ale wydaje mi się (Na pewno błędnie) że w tym timerze są niejako 2 przerwania...
Jak wiadomo, możemy skorzystać z przerwania TIMER1_COMPA_vect i TIMER1_COMPB_vect

Żeby skorzystać z wektora przerwania COMPA możemy napisać taki kod:
[syntax=c]#include
#include

int main (void)
{
DDRB |= (1 << 0); // Set LED as output
TCCR1B |= (1 << WGM12); // Configure timer 1 for CTC mode
TIMSK |= (1 << OCIE1A); // Enable CTC interrupt
sei(); // Enable global interrupts
OCR1A = 15624; // Set CTC compare value to 1Hz at 1MHz AVR clock, with a prescaler of 64
TCCR1B |= ((1 << CS10) | (1 << CS11)); // Start timer at Fcpu/64
for (;;)
{
}
}

ISR(TIMER1_COMPA_vect)
{
PORTB ^= (1 << 0); // Toggle the LED
}[/syntax]

A co jeśli zrobimy coś takiego i do rejestru TIMSK wpiszemy
TIMSK |= (1 << OCIE1A) | (1<
Wtedy domyślam się, że zostanie odblokowany wektor przerwania
ISR(TIMER1_COMPB_vect)

No ale jeśli tak jest to co?
Możemy wpisać OCR1B = 666; // Set CTC compare

I mamy tak jakby wykonywane dwa przerwania używając tylko 1 timera??
Statystyki: Napisane przez xamrex — 13 wrz 2013, o 09:30