ATNEL tech-forum

Re: Za szybkie taktowanie procesora.

2015-02-27T23:55:18+01:00

Już myślałem, że uszkodziłem PLL, bo miałem przez 3 min. konfiguracje 16x16/2/2/2. Ale jednak nie. Zamiana:

Code:

OSC_PLLCTRL |= OSC_PLLSRC_XOSC_gc | 8;

Code:

OSC_PLLCTRL = OSC_PLLSRC_XOSC_gc | 8;

pomogła.
Dziwi mnie to trochę, bo wg. noty: Initial Value 0x00;

Statystyki: Napisane przez deerjelen — 27 lut 2015, o 23:55

Re: Za szybkie taktowanie procesora.

2015-02-27T19:41:54+01:00

deerjelen napisał(a):

Twój kod wpada w nieskończoną pętlę przy:
Składnia: [ Pobierz ] [ Ukryj ]
język c
// czekanie na ustabilizowanie się generatora
while (!(OSC.STATUS & OSC_PLLRDY_bm));
GeSHi

ale u Ciebie też ta pętla występuje...

deerjelen napisał(a):

"na 32 MHz i mnożnikiem PLL na poziomie 16 co też da przed podziałem 128MHz"
32 * 16 = 512.
Nie doczytałem noty?

http://www.atmel.com/Images/Atmel-8210-8-and-16-bit-AVR-Microcontrollers-XMEGA-D_Manual.pdf
strona 61 - 32MHz internal oscillator divided by 4

Code:

Four different clock sources can be chosen as input to the PLL:
2MHz internal oscillator
32MHz internal oscillator divided by 4
0.4MHz - 16MHz crystal oscillator
External clock

co do kodu pisałem go z głowy i nie testowałem na co dzień stosuje cos takiego i tu pętla działa prawidłowo

[syntax=c]void OscPLL(uint8_t pllfactor) {

// uruchomienie generatora 2MHz i ustawienie go jako źródła zegara
OSC.CTRL = OSC_RC2MEN_bm; // włączenie oscylatora 2MHz
while(!(OSC.STATUS & OSC_RC2MRDY_bm)); // czekanie na ustabilizowanie się generatora
CPU_CCP = CCP_IOREG_gc; // odblokowanie zmiany źródła sygnału
CLK.CTRL = CLK_SCLKSEL_RC2M_gc; // zmiana źródła sygnału zegarowego na RC 2MHz

// wyłączenie PLL
OSC.CTRL &= ~OSC_PLLEN_bm;

// konfiguracja PLL
OSC.PLLCTRL = OSC_PLLSRC_RC2M_gc | // wybór RC 2MHz jako źródło sygnału dla PLL
pllfactor; // mnożnik częstotliwości (od 1 do 31)

// uruchomienie PLL
OSC.CTRL = OSC_PLLEN_bm; // włączenie układu PLL

// czekanie na ustabilizowanie się generatora
while(!(OSC.STATUS & OSC_PLLRDY_bm));

// przełączenie źródła sygnału zegarowego
CPU_CCP = CCP_IOREG_gc; // odblokowanie zmiany źródła sygnału
CLK.CTRL = CLK_SCLKSEL_PLL_gc; // wybór źródła sygnału zegarowego PLL

// układ nadzorujący PLL
CPU_CCP = CCP_IOREG_gc; // odblokowanie modyfikacji ważnych rejestrów
OSC.XOSCFAIL = OSC_PLLFDEN_bm; // włączenie układu detekcji błędu sygnału

// wyświetlenie komunikatu
lcd_cls();
lcd_str_P(PSTR("PLL "));
lcd_int(pllfactor*2); // *2 bo generator RC ma 2MHz
lcd_str_P(PSTR("MHz"));
}[/syntax]

jeszcze co do pętli to pod tym adresem ftp://ftp.helion.pl/przyklady/avrppr.zip masz przykłady między innymi dla ustawiania osc (katalog OSC) przeglądnij to sobie może to Cię na coś naprowadzi kawałek książki

Statystyki: Napisane przez lemurek — 27 lut 2015, o 19:41

Re: Za szybkie taktowanie procesora.

2015-02-27T17:17:47+01:00

Dzięki za odpowiedź
1. Raczej tak, bo gdy ustawiam kwarc jako główny sygnał zegarowy mam ładne 16 MHz (sprawdzone trzema niżej opisanymi sposobami).
2. Na 3 sposoby: delay (#define F_CPU 40.000.000 i po 6 minutach dioda mrugająca co 1s nie wypada z rytmu), timer skonfigurowany tak, żeby migał co 1s, zakładając clk 40MHz i usart 19.2 baud też konfigurowany zakładając 40MHz działa prawidłowo. Gdy konfiguruję te peryferia dla 32MHz, usart krzaczy, a mrugająca dioda widocznie wypada z rytmu w 2s.

Twój kod wpada w nieskończoną pętlę przy:
[syntax=c]// czekanie na ustabilizowanie się generatora
while (!(OSC.STATUS & OSC_PLLRDY_bm));[/syntax]

~dziś koło 21 gdy wrócę, sprawdzę z oscylatorem, tak jak doradzałeś.

"na 32 MHz i mnożnikiem PLL na poziomie 16 co też da przed podziałem 128MHz"
32 * 16 = 512.
Nie doczytałem noty?

Statystyki: Napisane przez deerjelen — 27 lut 2015, o 17:17

Re: Za szybkie taktowanie procesora.

2015-02-27T16:04:02+01:00

Witaj,

pytania pomocnicze....

1. Na pewno masz dobry kwarc...
2. W jaki sposób sprawdzasz że masz 40MHz

Spróbuj takiego kodu...
[syntax=c]void clk_init(){

// konfiguracja generatora kwarcowego
OSC.XOSCCTRL = OSC_FRQRANGE_12TO16_gc | // wybór kwarcu od 12 do 16 MHZ
OSC_XOSCSEL_XTAL_16KCLK_gc; // czas na uruchomienie generatora
OSC.CTRL = OSC_XOSCEN_bm;// uruchomienie generatora kwarcowego

while (!(OSC.STATUS & OSC_RC2MRDY_bm));// czekanie na ustabilizowanie się generatora
CPU_CCP = CCP_IOREG_gc; // odblokowanie zmiany źródła sygnału
CLK.CTRL = CLK_SCLKSEL_XOSC_gc; // wybór źródła sygnału na XTAL 16MHz

// wyłączenie PLL
OSC.CTRL &= ~OSC_PLLEN_bm;

// konfiguracja PLL
OSC.PLLCTRL = OSC_PLLSRC_XOSC_gc | // wybór XOSC jako źródło sygnału dla PLL
8; // mnożnik częstotliwości (od 1 do 31)

//prescaler ratio
CPU_CCP = CCP_IOREG_gc; // odblokowanie zmiany źródła sygnału
CLK.PSCTRL = CLK_PSADIV_1_gc | CLK_PSBCDIV_2_2_gc; //Prescaler A division ratio 1, B & C division ratio 2

// uruchomienie PLL
OSC.CTRL = OSC_PLLEN_bm; // włączenie układu PLL

// czekanie na ustabilizowanie się generatora
while (!(OSC.STATUS & OSC_PLLRDY_bm));

// przełączenie źródła sygnału zegarowego
CPU_CCP = CCP_IOREG_gc; // odblokowanie zmiany źródła sygnału
CLK.CTRL = CLK_SCLKSEL_PLL_gc; // wybór źródła sygnału zegarowego PLL

}[/syntax]

ewentualnie aby wykluczyć zewnętrzny kwarc spróbuj to samo zrobić z wewnętrznym kwarcem ustawionym na 32 MHz i mnożnikiem PLL na poziomie 16 co też da przed podziałem 128MHz

Statystyki: Napisane przez lemurek — 27 lut 2015, o 16:04

Za szybkie taktowanie procesora.

2015-02-26T20:41:36+01:00

Witam.
Próbuję ustawić taktowanie ATXMega16D4-AU na 32MHz, a jak na złość otrzymuję 40MHz.

[syntax=c]void clk_init(){
OSC_XOSCCTRL = OSC_FRQRANGE_12TO16_gc//speed of XOSC between 12-16MHz
| OSC_XOSCSEL_XTAL_16KCLK_gc;// 1k CLK startup delay

OSC_CTRL |= OSC_XOSCEN_bm;//XOSC enable

OSC_PLLCTRL |= OSC_PLLSRC_XOSC_gc //PLL source XOSC
| 8 ;//PLL multiple XOSC by 8

while(!(OSC_STATUS & OSC_XOSCRDY_bm));//wait for XOSC

OSC_CTRL |= OSC_PLLEN_bm;//PLL enable
while(!(OSC_STATUS & OSC_PLLRDY_bm));//wait for PLL

//prescaler ratio
CPU_CCP = 0xD8;
CLK_PSCTRL = CLK_PSBCDIV_2_2_gc;//Prescaler B & C division ratio 2

//main clock source
CPU_CCP = 0xD8;
CLK_CTRL = CLK_SCLKSEL_PLL_gc;//clock source to PLL

OSC_CTRL = OSC_PLLEN_bm | OSC_XOSCEN_bm;
}[/syntax]

Podłączony mam zewnętrzny rezonator kwarcowy 16MHz, który działa prawidłowo, bo jak ustawię go jako sygnał zegarowy otrzymuję 16MHz.
Wg. RM 16MHz * 8 / 2 / 2 = 32MHz.

Statystyki: Napisane przez deerjelen — 26 lut 2015, o 20:41