ATNEL tech-forum

Re: ENC28j60 - Atmega128

2015-01-20T18:10:54+01:00

Czy ktos juz mial podobny problem?? uruchomil ktos ten modul na procesorze at128??

Statystyki: Napisane przez Morcinek92 — 20 sty 2015, o 18:10

Re: ENC28j60 - Atmega128

2015-01-19T21:27:46+01:00

Wydaje mi sie ze raz

[syntax=c]/*********************************************
* vim:sw=8:ts=8:si:et
* To use the above modeline in vim you must have "set modeline" in your .vimrc
* Author: Guido Socher
* Copyright: GPL V2
*
* Tuxgraphics AVR webserver/ethernet board
*
* http://tuxgraphics.org/electronics/
* Chip type : Atmega88/168/328 with ENC28J60
*
*
* MODYFIKACJE: Mirosław Kardaś --- ATmega32
*
*********************************************/
#include
#include
#include
#include
#include "ip_arp_udp_tcp.h"
#include "enc28j60.h"
#include "util/delay.h"
#include "net.h"

// ustalamy adres MAC
static uint8_t mymac[6] = {0x54,0x55,0x58,0x10,0x00,0x29};
// ustalamy adres IP urządzenia
static uint8_t myip[4] = {192,168,1,150};

// server listen port for www
#define MYWWWPORT 80

#define BUFFER_SIZE 850
static uint8_t buf[BUFFER_SIZE+1];

const char http_head[] PROGMEM = "HTTP/1.0 200 OK\r\nContent-Type: text/html\r\nPragma: no-cache\r\n\r\n";

uint16_t http200ok(void)
{
return(fill_tcp_data_p(buf,0,http_head));
}

// prepare the webpage by writing the data to the tcp send buffer
uint16_t print_webpage(uint8_t *buf)
{
uint16_t plen;
plen=http200ok();
plen=fill_tcp_data_p(buf,plen,PSTR("

"));
        plen=fill_tcp_data_p(buf,plen,PSTR("Witaj !\n"));
        plen=fill_tcp_data_p(buf,plen,PSTR("twój serwer www działa znakomicie\n\n"));
        plen=fill_tcp_data_p(buf,plen,PSTR("
"));
        plen=fill_tcp_data_p(buf,plen,PSTR("
www.atnel.pl"));
        plen=fill_tcp_data_p(buf,plen,PSTR("

\n"));
return(plen);
}

int main(void){
uint16_t dat_p;

DDRB |= (1<

// set the clock speed to 8MHz
// set the clock prescaler. First write CLKPCE to enable setting of clock the
// next four instructions.
// CLKPR=(1<// CLKPR=0; // 8 MHZ
// _delay_loop_1(0); // 60us

//initialize the hardware driver for the enc28j60
enc28j60Init(mymac);
// enc28j60clkout(2); // change clkout from 6.25MHz to 12.5MHz
// _delay_loop_1(0); // 60us
enc28j60PhyWrite(PHLCON,0x476);

//init the ethernet/ip layer:
init_ip_arp_udp_tcp(mymac,myip,MYWWWPORT);

sei();

while(1){
// read packet, handle ping and wait for a tcp packet:
dat_p=packetloop_icmp_tcp(buf,enc28j60PacketReceive(BUFFER_SIZE, buf));

/* dat_p will be unequal to zero if there is a valid
* http get */
if(dat_p==0){
// no http request
continue;
}
// tcp port 80 begin
if (strncmp("GET ",(char *)&(buf[dat_p]),4)!=0){
// head, post and other methods:
dat_p=http200ok();
dat_p=fill_tcp_data_p(buf,dat_p,PSTR("

200 OK

"));
goto SENDTCP;
}
// just one web page in the "root directory" of the web server
if (strncmp("/ ",(char *)&(buf[dat_p+4]),2)==0){
dat_p=print_webpage(buf);
goto SENDTCP;
}else{
dat_p=fill_tcp_data_p(buf,0,PSTR("HTTP/1.0 401 Unauthorized\r\nContent-Type: text/html\r\n\r\n

401 Unauthorized

"));
goto SENDTCP;
}
SENDTCP:
www_server_reply(buf,dat_p); // send web page data
// tcp port 80 end
}
return (0);
}[/syntax]

Inicjalizacja:
[syntax=c]void enc28j60Init(uint8_t* macaddr)
{
// initialize I/O
// ss as output:
CS_CONTROL_DDR |= 1<CSPASSIVE; // ss=0
//
ENC28J60_CONTROL_DDR |= 1<ENC28J60_CONTROL_DDR|= 1< //
ENC28J60_CONTROL_PORT|= 1< ENC28J60_CONTROL_PORT|= 1<//
// initialize SPI interface
// master mode and Fosc/2 clock:
SPCR = (1< SPSR |= (1<// perform system reset
enc28j60WriteOp(ENC28J60_SOFT_RESET, 0, ENC28J60_SOFT_RESET);
_delay_loop_2(0); // 20ms
// check CLKRDY bit to see if reset is complete
// The CLKRDY does not work. See Rev. B4 Silicon Errata point. Just wait.
//while(!(enc28j60Read(ESTAT) & ESTAT_CLKRDY));
// do bank 0 stuff
// initialize receive buffer
// 16-bit transfers, must write low byte first
// set receive buffer start address
gNextPacketPtr = RXSTART_INIT;
// Rx start
enc28j60Write(ERXSTL, RXSTART_INIT&0xFF);
enc28j60Write(ERXSTH, RXSTART_INIT>>8);
// set receive pointer address
enc28j60Write(ERXRDPTL, RXSTART_INIT&0xFF);
enc28j60Write(ERXRDPTH, RXSTART_INIT>>8);
// RX end
enc28j60Write(ERXNDL, RXSTOP_INIT&0xFF);
enc28j60Write(ERXNDH, RXSTOP_INIT>>8);
// TX start
enc28j60Write(ETXSTL, TXSTART_INIT&0xFF);
enc28j60Write(ETXSTH, TXSTART_INIT>>8);
// TX end
enc28j60Write(ETXNDL, TXSTOP_INIT&0xFF);
enc28j60Write(ETXNDH, TXSTOP_INIT>>8);
// do bank 1 stuff, packet filter:
// For broadcast packets we allow only ARP packtets
// All other packets should be unicast only for our mac (MAADR)
//
// The pattern to match on is therefore
// Type ETH.DST
// ARP BROADCAST
// 06 08 -- ff ff ff ff ff ff -> ip checksum for theses bytes=f7f9
// in binary these poitions are:11 0000 0011 1111
// This is hex 303F->EPMM0=0x3f,EPMM1=0x30
enc28j60Write(ERXFCON, ERXFCON_UCEN|ERXFCON_CRCEN|ERXFCON_PMEN);
enc28j60Write(EPMM0, 0x3f);
enc28j60Write(EPMM1, 0x30);
enc28j60Write(EPMCSL, 0xf9);
enc28j60Write(EPMCSH, 0xf7);
//
//
// do bank 2 stuff
// enable MAC receive
enc28j60Write(MACON1, MACON1_MARXEN|MACON1_TXPAUS|MACON1_RXPAUS);
// bring MAC out of reset
enc28j60Write(MACON2, 0x00);
// enable automatic padding to 60bytes and CRC operations
enc28j60WriteOp(ENC28J60_BIT_FIELD_SET, MACON3, MACON3_PADCFG0|MACON3_TXCRCEN|MACON3_FRMLNEN);
// set inter-frame gap (non-back-to-back)
enc28j60Write(MAIPGL, 0x12);
enc28j60Write(MAIPGH, 0x0C);
// set inter-frame gap (back-to-back)
enc28j60Write(MABBIPG, 0x12);
// Set the maximum packet size which the controller will accept
// Do not send packets longer than MAX_FRAMELEN:
enc28j60Write(MAMXFLL, MAX_FRAMELEN&0xFF);
enc28j60Write(MAMXFLH, MAX_FRAMELEN>>8);
// do bank 3 stuff
// write MAC address
// NOTE: MAC address in ENC28J60 is byte-backward
enc28j60Write(MAADR5, macaddr[0]);
enc28j60Write(MAADR4, macaddr[1]);
enc28j60Write(MAADR3, macaddr[2]);
enc28j60Write(MAADR2, macaddr[3]);
enc28j60Write(MAADR1, macaddr[4]);
enc28j60Write(MAADR0, macaddr[5]);
// no loopback of transmitted frames
enc28j60PhyWrite(PHCON2, PHCON2_HDLDIS);
// switch to bank 0
enc28j60SetBank(ECON1);
// enable interrutps
enc28j60WriteOp(ENC28J60_BIT_FIELD_SET, EIE, EIE_INTIE|EIE_PKTIE);
// enable packet reception
enc28j60WriteOp(ENC28J60_BIT_FIELD_SET, ECON1, ECON1_RXEN);
}[/syntax]

Jakieś pomysły???

Statystyki: Napisane przez Morcinek92 — 19 sty 2015, o 21:27

Re: ENC28j60 - Atmega128

2015-01-19T21:18:41+01:00

Inicjalizacja SPI jest robiona raz czy jest ponawiana przed każdą transmisją?

Statystyki: Napisane przez xor — 19 sty 2015, o 21:18

Re: ENC28j60 - Atmega128

2015-01-19T21:00:48+01:00

Niestety nie Atmega128 jest na osobnej płytce (gotowy sterownik) , połączenia wszystkie są okej sprawdzane kilkukrotnie. Napewno coś jest z programem, bądź SPI.

Na zestawie ATB był moduł testowany z procesorem At32 i wszystko działało bez problemu.

Statystyki: Napisane przez Morcinek92 — 19 sty 2015, o 21:00

Re: ENC28j60 - Atmega128

2015-01-19T20:56:27+01:00

Morcinek92 napisał(a):

Witam,

Uruchamiam moduł ENC28j60 na At128 i mam problem z uruchomieniem najprostszego programu.
Program jest z BB - 20_ETH_serwer_www. Na zestawie ATB działa okej bez problemów pin CS mogę podpiąć pod dowolony pin.
(testuję bez bufora 74lvc125). Natomiast kiedy chce uruchomić ten sam kod na procesorze At128 + bufor 74lvc125 to już nie działa , nie ładuje strony.

A czy na zestawie ATB z modułem ATmega128?

Statystyki: Napisane przez P3ndz3l3k — 19 sty 2015, o 20:56

Re: ENC28j60 - Atmega128

2015-01-19T20:23:03+01:00

Czy kto ma jakieś pomysły gdzie szukać błędu ???

Statystyki: Napisane przez Morcinek92 — 19 sty 2015, o 20:23

ENC28j60 - Atmega128

2015-01-19T17:10:08+01:00

Witam,

Uruchamiam moduł ENC28j60 na At128 i mam problem z uruchomieniem najprostszego programu.
Program jest z BB - 20_ETH_serwer_www. Na zestawie ATB działa okej bez problemów pin CS mogę podpiąć pod dowolony pin.
(testuję bez bufora 74lvc125). Natomiast kiedy chce uruchomić ten sam kod na procesorze At128 + bufor 74lvc125 to już nie działa , nie ładuje strony.

Na schemacie zasilanie 74lvc125 jest VCC, ale zostało to zmienione na 3,3V
Schemat:

plik ENC28j60.c zmieniony
[syntax=c]#define ENC28J60_CONTROL_PORT PORTB
#define ENC28J60_CONTROL_DDR DDRB

#define CS_CONTROL_PORT PORTD
#define CS_CONTROL_DDR DDRD

#if defined(__AVR_ATmega88__) || defined(__AVR_ATmega88P__) || defined(__AVR_ATmega168__) || defined(__AVR_ATmega168P__) || defined(__AVR_ATmega328P__)
#define ENC28J60_CONTROL_CS PORTB2
#define ENC28J60_CONTROL_SO PORTB4
#define ENC28J60_CONTROL_SI PORTB3
#define ENC28J60_CONTROL_SCK PORTB5
#endif
#if defined(__AVR_ATmega644__)||defined(__AVR_ATmega644P__)||defined(__AVR_ATmega32__)||defined(__AVR_ATmega16__)
#define ENC28J60_CONTROL_CS PORTD2
#define ENC28J60_CONTROL_SO PORTB6
#define ENC28J60_CONTROL_SI PORTB5
#define ENC28J60_CONTROL_SCK PORTB7
#endif
#if defined(__AVR_ATmega128__)
#define ENC28J60_CONTROL_CS PORTD3
#define ENC28J60_CONTROL_SO PORTB3
#define ENC28J60_CONTROL_SI PORTB2
#define ENC28J60_CONTROL_SCK PORTB1
#endif
// set CS to 0 = active
#define CSACTIVE CS_CONTROL_PORT&=~(1<// set CS to 1 = passive
#define CSPASSIVE CS_CONTROL_PORT|=(1<
oraz

[syntax=c]void enc28j60Init(uint8_t* macaddr)
{
// initialize I/O
// ss as output:
CS_CONTROL_DDR |= 1<CSPASSIVE; // ss=0[/syntax]

W pliku basic_web_server_example.c ustawiam pin SS jako wyjście w momencie kiedy steruje pinem CS i innego portu.

[syntax=c]DDRB |= (1<

Probowałem już ominać bufor i na chwilkę podłączyć moduł bez niego (myślałem że to jego wina), ale nic z tego.
Wygląda mi na to jakby SPI było zablokowane..

Kwarc: 16Mhz
Fuse bity : M103C wyłączony , Jtag również

Statystyki: Napisane przez Morcinek92 — 19 sty 2015, o 17:10